文献

J-GLOBAL ID：201802218956708201   整理番号：18A1483662

マルチFPGAベースプロトタイピングシステムのための新しいアーキテクチャ空間探索環境【JST・京大機械翻訳】

Novel architectural space exploration environment for multi-FPGA based prototyping systems

著者 (5件)： Farooq Umer (Electrical and Computer Engineering Department, Dhofar University, Salalah, Oman) ,  Chotin-Avot Roselyne (Sorbonne Universites, UPMC Univ, Paris 06, CNRS, LIP6, Paris, France) ,  Azeem Moazam (Sorbonne Universites, UPMC Univ, Paris 06, CNRS, LIP6, Paris, France) ,  Ravoson Maminionja (Sorbonne Universites, UPMC Univ, Paris 06, CNRS, LIP6, Paris, France) ,  Mehrez Habib (Sorbonne Universites, UPMC Univ, Paris 06, CNRS, LIP6, Paris, France)
資料名： Microprocessors and Microsystems  (Microprocessors and Microsystems)
巻： 56  ページ： 169-183  発行年： 2018年 
JST資料番号： H0781A  ISSN： 0141-9331  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： マルチFPGAプラットフォームを用いた複雑なディジタルシステムのプロトタイピングは,他のプロトタイピング技術よりもいくつかの重要な利点を提供する。これらの利点は,より高い実行速度,より低いコスト,および実世界試験経験を含んでいる。しかし,プロトタイプ設計の品質は,マルチFPGA探索環境の非存在により悪影響を受ける。本研究は,エンドツーエンド探索経験を与えるマルチFPGAプラットフォームのための新しい一般化探索環境を提示した。実験目的のために,10の大規模ベンチマークを生成し,合成し,局所的に開発された市販ツールの組合せを用いて分割した。次に,FPGAボード探索を,5つのFPGAボードを使用し,各ボードに対して,4つの異なるFPGA間トラック組合せを探索する,局所的に開発したタイミング駆動型FPGAルーティングツールを通して実行した。実験では,ボード上のFPGAの数を2から6まで変化させ,この変動の影響をプロトタイプ設計の周波数で観測した。実験結果により,FPGAトラックを有するFPGAボードは,分割ベンチマークのカットネット要求に密接に対応し,平均的に,最良の周波数結果を与えることを示した。さらに,FPGAsのより高い数を持つFPGAボードは,より少ない数のFPGAを持つボードと比較して,より良い周波数結果を与える。さらに,タイミング駆動とルーティング駆動のFPGA間経路選定手法の間の比較により,前者のアプローチは,後者よりも平均で46%少ない実行時間を必要とし,同じ周波数結果を与えることを示した。最後に,提案した環境の検証を,FPGAボードのスタック上のサンプルベンチマークの回路内検証を通して実行した。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *FPGA ,  プロトタイプ ,  周波数 ,  エンドツーエンド方式 ,  品質 ,  経路選定 ,  *プロトタイピング ,  ベンチマーク ,  ディジタル系 ,  *計算機アーキテクチャ
準シソーラス用語： 実行時間 , 【Automatic Indexing@JST】

著者キーワード (4件)： マルチFPGAベースのプロトタイピング ,  探査環境 ,  FPGA間ルーティング ,  デバッグ

分類 (2件)： ディジタル計算機ハードウェア一般  (JC04010C) ,  集積回路一般  (NC03161C)

タイトルに関連する用語 (5件)： マルチ ,  FPGA ,  アーキテクチャ ,  探索 ,  環境