文献

J-GLOBAL ID：201802219098727270   整理番号：18A1148766

悪意のあるFPGAツールからのセキュリティ脅威に対するFPGA指向移動目標防衛【JST・京大機械翻訳】

FPGA-oriented moving target defense against security threats from malicious FPGA tools

著者 (4件)： Zhang Zhiming (Dept. of ECE, University of New Hampshire, Durham, NH 03824, USA) ,  Yu Qiaoyan (Dept. of ECE, University of New Hampshire, Durham, NH 03824, USA) ,  Njilla Laurent (Cyber Assurance Branch, Air Force Research Laboratory, Rome, NY 13441, USA) ,  Kamhoua Charles (Network Security Branch, Army Research Laboratory, Adelphi, MD 20783, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： HOST  ページ： 163-166  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： FPGAハードウェア/ソフトウェアプロバイダとFPGAユーザの間の不均衡関係はFPGAに関する安全な設計の保証に挑戦する。FPGAセキュリティに関する既存の努力は,主にダウンロードされたFPGA構成の逆エンジニアリングに焦点を合わせ,FPGAにおける埋め込みメモリ上に保存された認証符号または暗号鍵を検索し,上記のセキュリティ脅威に対する対策を行う。本研究では,悪意のあるFPGAツールからの新しいセキュリティ脅威を検討し,FPGA展開中に起こり得るステルス攻撃を同定した。これらの攻撃を扱うために,移動目標防御(MTD)の原理を利用し,FPGA指向MTD(FOMTD)法を提案した。著者らの方法は,改良されたユーザ制約ファイル,設計レプリカのランダム選択,および実行時間サブモジュール組立によって形成される3つの防御線から構成される。FPGAエミュレーション結果により,提案したFOMTD法は,ハードウェアTrojanヒット率をベースライン上で60%低減し,電力消費を10.76%削減することを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 認証 ,  無作為抽出 ,  電力消費 ,  基準線 ,  *FPGA ,  ハードウェア ,  エミュレーション ,  *セキュリティ ,  暗号鍵 ,  安全性
準シソーラス用語： ヒット率 ,  実行時間 ,  埋込みメモリ ,  不均衡 ,  *防衛 , 【Automatic Indexing@JST】

分類 (2件)： 符号理論  (ND02030R) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： FPGA ,  ツール ,  セキュリティ ,  脅威 ,  移動目標 ,  防衛