文献
J-GLOBAL ID:201802219787360227   整理番号:18A0706497

Recryptor iotセキュリティのためのメモリ内および近メモリコンピューティングによる再構成可能な暗号皮質-M0プロセッサ【JST・京大機械翻訳】

Recryptor: A Reconfigurable Cryptographic Cortex-M0 Processor With In-Memory and Near-Memory Computing for IoT Security
著者 (6件):
資料名:
巻: 53  号:ページ: 995-1005  発行年: 2018年 
JST資料番号: B0761A  ISSN: 0018-9200  CODEN: IJSCBC  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
インターネットのインターネット(IoT)に対するセキュリティを提供することはますます重要であるが,IoTデバイスの物理的制約の中で多くの異なる暗号アルゴリズムと標準をサポートすることは非常に挑戦的である。ソフトウェア実装は,高ビット幅暗号操作により非効率的である。ドメイン特異的加速器はしばしば柔軟でない。そして,再構成可能な暗号プロセッサは,一般的に大面積と電力オーバーヘッドを持っている。本論文では,計算能力を有する商用汎用プロセッサの既存メモリを増大させる再構成可能暗号プロセッサ,Reccryptorを提案した。これは,10トランジスタビットセルを用いてメモリ内ビットラインコンピューティングをサポートし,最大512ビット幅までの異なるビットごとの動作をサポートする。カスタム設計シフタ,回転子,およびSボックスモジュールはメモリの近くにあり,高スループットの近メモリ計算能力を提供する。著者らは,様々な公開/秘密鍵暗号とハッシュ関数の暗号プリミティブを実装することにより,Recryptorのプログラム可能性を実証した。再生器は,0.7Vにおいて28.8MHzで動作し,40nm CMOSにおいて,0.128mm2面積オーバーヘッドで,最先端のソフトウェアおよびハードウェア加速実装に対して,6.8×平均高速化および12.8×平均エネルギー改善を達成した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  専用演算制御装置  ,  ディジタル計算機ハードウェア一般 

前のページに戻る