抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
非対称マルチプロセッサ(AMP)アーキテクチャは,性能と運用/財務コストの間のより良いトレードオフを達成するための新しい機会をもたらす。本論文では,1/O処理をオフロードするために小さなサイドコアを用いることにより,仮想化HPCシステムにおける貧弱なI/O性能に対処するためのAMPの事例を示した。完全機械シミュレーションを用いて,マイクロアーキテクチャパラメータ空間を詳細に探索し,キャッシュにおけるサイズとアクセス遅延の間の関係を考慮して,エネルギー遅延領域解析を実行した。シミュレーションサイドコアモデルを,性能カウンターメトリックが11%以内にあるアトムプロセッサ上で検証した。研究は,著者らの結果が性能に著しい影響を持つことを示すTLBとキャッシュに焦点を合わせた。性能のみを考慮し,既存のハードウェアに限られている以前のAMP研究と比較して,著者らの結果は,非対称2方向CPUパイプラインに対する選好を含む,この設計の広い性質を確認した。著者らの改良方法論は,これらの結果における信頼度を高めた。しかし,効率的なサイドコアの最適な特徴は,より小さく,より単純なL1/L2キャッシュ(16KB 4ウェイと16KB 2ウェイのI/Dキャッシュと128KB 4ウェイのL2キャッシュ)とL1/L2 TLBs(32/48侵入完全連想L1I/D LBと256入力4ウェイL2I/D TLB)であることを示した。一方,我々の解析は,2つの大きいコアと小さいサイドコアからなるプロセッサモジュールが,3つの大きなコア(AMD K10)のモジュールと比較して,平均電力,エネルギー,面積をそれぞれ9.2%,8%,24.4%低減できることを明らかにした。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
