文献

J-GLOBAL ID：201802220133490795   整理番号：18A0860798

BTI変動性のための重み付き時間遅れプロット欠陥パラメータ抽出とGPUベースBTIモデリング【JST・京大機械翻訳】

Weighted time lag plot defect parameter extraction and GPU-based BTI modeling for BTI variability

著者 (10件)： van Santen Victor M. (CES, Karlsruhe Institute of Technology (KIT), Karlsruhe, Germany) ,  Diaz-Fortuny Javier (REDEC, Universitat Autonoma de Barcelona (UAB), Bellaterra, Spain) ,  Amrouch Hussam (CES, Karlsruhe Institute of Technology (KIT), Karlsruhe, Germany) ,  Martin-Martinez Javier (REDEC, Universitat Autonoma de Barcelona (UAB), Bellaterra, Spain) ,  Rodriguez Rosana (REDEC, Universitat Autonoma de Barcelona (UAB), Bellaterra, Spain) ,  Castro-Lopez Rafael (IMSE-CNM, CSIC/Universidad de Sevilla, Sevilla, Spain) ,  Roca Elisenda (IMSE-CNM, CSIC/Universidad de Sevilla, Sevilla, Spain) ,  Fernandez Francisco V. (REDEC, Universitat Autonoma de Barcelona (UAB), Bellaterra, Spain) ,  Henkel Jorg (CES, Karlsruhe Institute of Technology (KIT), Karlsruhe, Germany) ,  Nafria Montserrat (REDEC, Universitat Autonoma de Barcelona (UAB), Bellaterra, Spain)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： IRPS  ページ： P-CR.6-1-P-CR.6-6  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 最近のMOSFETデバイスは,それらのバイアス温度不安定性(BTI)誘起劣化(例えば,Vthシフト)において強い可変性を示す。同一応力パターンに対して,各デバイスは独特の劣化挙動を示した。BTIの変動性が収縮デバイスの形状とともに増加するので,BTIの変動性のモデリングが不可欠になる。BTI変動性をモデル化する挑戦は,BTI変動性モデルを適切に較正するための代表的な装置セットを特性化するのに必要な有意な時間である。さらに,BTI変動下での(SPICE)回路シミュレーションは極端に時間がかかる。両課題は各デバイスにおける独自の非相関BTI挙動に由来する。各デバイスは,各欠陥において独特の状態(占有/非占有)を有する独特の欠陥セットを特徴とする。本研究では,軽量で高速な欠陥抽出による並列測定装置から得られたデータを処理することにより,特性化課題に取り組んだ。著者らの新しい加重時間遅れプロット欠陥パラメータ抽出は,非相関電圧雑音を除去し,相関雑音(すなわち,ランダム電信雑音(RTN))と離散電圧ステップ(すなわち,BTI)を分類する。測定データを処理した後に,各欠陥の捕獲時間,放出時間および誘起劣化を抽出することができた。欠陥パラメータが抽出された後に,二変量対数正規欠陥分布に適合し,著者らのBTIモデルを較正することができる。回路シミュレーションにおけるBTI可変性モデルを採用するために,数千のMOSFETをモデル化することができなければならない。回路は数千のデバイスから構成され,それぞれ独自の挙動を持ち,計算的に集中的なモデリングをもたらす。著者らのGPUベースのBTI可変性モデルは,数秒で数千のMOSFETをモデル化するために,グラフィックカードで見出された大量の並列性(1000以上の処理コアを超える)を使用する。したがって,著者らの新しい欠陥パラメータ抽出方法論は,著者らのモデルの軽量ではあるが正確な特性化を可能にし,一方,著者らのモデル自体は,ちょうど119sにおいて100,000MOSFETをモデル化するので,大回路における回路シミュレーションを可能にする。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： MOSFET ,  回路シミュレーション ,  計測器 ,  雑音 ,  キャラクタリゼーション ,  *モデリング ,  モデル ,  電圧 ,  形態 ,  捕獲
準シソーラス用語： 電信雑音 ,  軽量 ,  非相関 ,  *パラメータ抽出 ,  *時間遅れ , 【Automatic Indexing@JST】

分類 (3件)： トランジスタ  (NC03070N) ,  半導体集積回路  (NC03162T) ,  固体デバイス計測・試験・信頼性  (NC03040G)

タイトルに関連する用語 (8件)： BTI ,  変動性 ,  時間遅れ ,  プロット ,  欠陥 ,  パラメータ抽出 ,  GPU ,  モデリング