文献

J-GLOBAL ID：201802220305235244   整理番号：18A0439462

高速通信のための21.66Gbps非バイナリLDPC復号器【Powered by NICT】

A 21.66 Gbps Nonbinary LDPC Decoder for High-Speed Communications

著者 (3件)： Tian Jing (School of Electronic Science and Engineering, Nanjing University, Nanjing, China) ,  Lin Jun (School of Electronic Science and Engineering, Nanjing University, Nanjing, China) ,  Wang Zhongfeng (School of Electronic Science and Engineering, Nanjing University, Nanjing, China)
資料名： IEEE Transactions on Circuits and Systems 2: Express Briefs  (IEEE Transactions on Circuits and Systems 2: Express Briefs)
巻： 65  号： 2  ページ： 226-230  発行年： 2018年 
JST資料番号： W0347A  ISSN： 1549-7747  CODEN： ITCSFK  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 二元低密度パリティ検査(LDPC)符号と比較して,非2進LDPC(NB LDPC)符号は,短~中程度のブロック長または高次変調下で優れた誤り訂正能力を有していた。NB LDPC符号の従来のmin-sumベースソフト復号アルゴリズムは大きな計算複雑性,非効率的なハードウェア実装をもたらすに悩まされている。多重記号信頼性加重ビット信頼性に基づく(MwBRB)硬質復号化アルゴリズムは,誤差補正性能と復号化計算量の間の良好なトレードオフを達成した。MwBRBアルゴリズムに基づく効率的なハードウェア実装は調べられていない。本短報で,改善された層状MwBRBアルゴリズムを最初に提案したが,これはMwBRBアルゴリズムより速い収束速度をもたらした。,効率の良い部分並列処理スケジュールで超ハイスループット低複雑性復号器アーキテクチャも提示した。最後に,提案したアーキテクチャは,RTLでコード化されており,TSMC90nm CMOS技術で合成した。合成結果は,GF(2~5)(837, 726)準巡回NB LDPC符号のための提案されたデコーダは21.66GbpsのスループットとTSMC90nm CMOS技術4.77Gbps/Mゲートの面積効率を達成することを示した。提案されたデコーダは前NB LDPC復号器間の初めての20Gbps以上のスループットに達し,面積効率は,最新の設計をはるかに超えた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 符号化 ,  計算量 ,  信頼性 ,  アルゴリズム ,  誤り訂正 ,  *復号器 ,  計算機アーキテクチャ ,  多重化 ,  *復号化 ,  スループット ,  並列処理
準シソーラス用語： 面積効率 ,  低複雑性 ,  ハードウェア実装 ,  *LDPC , 【Automatic Indexing@JST】

分類 (4件)： 集積回路一般  (NC03161C) ,  AD・DA変換回路  (NC05080M) ,  信号理論  (ND02020G) ,  ディジタルフィルタ  (NC04022Z)

タイトルに関連する用語 (4件)： 高速通信 ,  バイナリ ,  LDPC ,  復号器