文献

J-GLOBAL ID：201802221067073272   整理番号：18A0466416

大メモリスタネットワークのモデル化とシミュレーション【Powered by NICT】

Modeling and simulation of large memristive networks

著者 (7件)： Biolek Dalibor (Department of Microelectronics, Brno University of Technology, Brno, Czech Republic) ,  Biolek Dalibor (Department of Electrical Engineering, University of Defence, Brno, Czech Republic) ,  Kolka Zdenek (Department of Radio Electronics, Brno University of Technology, Brno, Czech Republic) ,  Biolkova Viera (Department of Radio Electronics, Brno University of Technology, Brno, Czech Republic) ,  Biolek Zdenek (Department of Microelectronics, Brno University of Technology, Brno, Czech Republic) ,  Potrebic Milka (School of Electrical Engineering, University of Belgrade, Belgrade, Serbia) ,  Tosic Dejan (School of Electrical Engineering, University of Belgrade, Belgrade, Serbia)
資料名： International Journal of Circuit Theory and Applications  (International Journal of Circuit Theory and Applications)
巻： 46  号： 1  ページ： 50-65  発行年： 2018年 
JST資料番号： H0341B  ISSN： 0098-9886  CODEN： ICTACV  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 超並列アナログ計算のためのメモリと計算回路のためのクロスバ構造,メムリスタに基づくニューラルネットワークまたは回路のような非常に大きなメモリスタネットワークで動作するメモリスタのモデル化を扱った。非収束と他の数値問題は,シミュレートされた回路の複雑さ増加と共に増加することから,個々のメモリスタの適切なモデルはchoicely開発し,最適化する必要がある。三つの異なるモデルを考慮し,各々は速度と精度の間の特異的なトレードオフを示した。種々の複雑さの応用を試験するためのベンチマーク回路は,HSPICEの過渡解析のための使用されている。モデルはシミュレーション時間を最小化し,収束性を改良するためにどう修飾できるかを示した。Copyright 2018 Wiley Publishing Japan K.K. All Rights reserved. Translated from English into Japanese by JST.【Powered by NICT】

シソーラス用語： 超並列処理 ,  *記憶装置 ,  過渡解析 ,  *モデリング ,  ニューラルネットワーク ,  アナログ系 ,  最適化 ,  *シミュレーション
準シソーラス用語： HSPICE ,  ベンチマーク回路 ,  複雑性 ,  *メモリスタ , 【Automatic Indexing@JST】

著者キーワード (5件)： メモリスタ ,  モデル ,  並列アナログ計算 ,  収束問題 ,  SPICE

分類 (3件)： その他の電子回路  (NC05090X) ,  人工知能  (JE08000Z) ,  回路理論一般  (NA02010M)

タイトルに関連する用語 (3件)： メモリスタ ,  モデル化 ,  シミュレーション