文献

J-GLOBAL ID：201802221154411026   整理番号：18A0838786

Z2-FET 1T-DRAMメモリのレビュー:動作機構と鍵パラメータ【JST・京大機械翻訳】

A review of the Z²-FET 1T-DRAM memory: Operation mechanisms and key parameters

著者 (23件)： Cristoloveanu S. (Univ. Grenoble Alpes, IMEP-LAHC, Grenoble INP Minatec, CNRS, F-38000 Grenoble, France) ,  Lee K.H. (Univ. Grenoble Alpes, IMEP-LAHC, Grenoble INP Minatec, CNRS, F-38000 Grenoble, France) ,  Parihar M.S. (Univ. Grenoble Alpes, IMEP-LAHC, Grenoble INP Minatec, CNRS, F-38000 Grenoble, France) ,  El Dirani H. (Univ. Grenoble Alpes, IMEP-LAHC, Grenoble INP Minatec, CNRS, F-38000 Grenoble, France) ,  El Dirani H. (STMicroelectronics, 850 rue Jean Monnet, 38926 Crolles Cedex, France) ,  Lacord J. (CEA-LETI, Minatec Campus, 38054 Grenoble, France) ,  Martinie S. (CEA-LETI, Minatec Campus, 38054 Grenoble, France) ,  Le Royer C. (CEA-LETI, Minatec Campus, 38054 Grenoble, France) ,  Barbe J.-Ch. (CEA-LETI, Minatec Campus, 38054 Grenoble, France) ,  Mescot X. (Univ. Grenoble Alpes, IMEP-LAHC, Grenoble INP Minatec, CNRS, F-38000 Grenoble, France) ,  Fonteneau P. (STMicroelectronics, 850 rue Jean Monnet, 38926 Crolles Cedex, France) ,  Galy Ph. (STMicroelectronics, 850 rue Jean Monnet, 38926 Crolles Cedex, France) ,  Gamiz F. (Univ. of Granada, Spain) ,  Navarro C. (Univ. of Granada, Spain) ,  Cheng B. (Univ. of Glasgow, UK) ,  Duan M. (Univ. of Glasgow, UK) ,  Adamu-Lema F. (Univ. of Glasgow, UK) ,  Asenov A. (Univ. of Glasgow, UK) ,  Taur Y. (Univ. of California, San Diego, USA) ,  Xu Y. (Nanjing Univ. of Posts and Telecommunications, China) ,  Kim Y-T. (Korea Institute of Science and Technology, Republic of Korea) ,  Wan J. (Fudan University, China) ,  Bawedin M. (Univ. Grenoble Alpes, IMEP-LAHC, Grenoble INP Minatec, CNRS, F-38000 Grenoble, France)
資料名： Solid-State Electronics  (Solid-State Electronics)
巻： 143  ページ： 10-19  発行年： 2018年 
JST資料番号： H0225A  ISSN： 0038-1101  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 容量の少ない1T-DRAMメモリとして動作するZ2-FETデバイスにおけるバンド変調とシャープスイッチング機構をレビューした。メモリ性能を支配する主なパラメータを詳細な実験とシミュレーションに基づいて議論した。この1T-DRAMメモリは超結合効果を受けず,サブ10nm厚SOI膜に集積できる。それは,低い漏れ電流,高い電流マージン,長い保持,特にプログラミングのための低い動作電圧,および高速を提供する。Z2-FETは埋め込みメモリ応用に適している。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 高速度 ,  漏れ電流 ,  *DRAM ,  *記憶装置 ,  電流
準シソーラス用語： 埋込みメモリ ,  動作電圧 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： FET ,  DRAM ,  レビュー ,  鍵 ,  パラメータ