文献

J-GLOBAL ID：201802221247139815   整理番号：18A2119032

VivadoHLSに基づくCannyアルゴリズムの実時間加速設計【JST・京大機械翻訳】

Real-time acceleration design of Canny algorithm based on Vivado HLS

著者 (4件)： Tan Jiancheng (長沙理工大学物理与電子科学学院,湖南長沙410114;近地空間電磁環境監測与建模湖南省普通高校重点実験室,湖南長沙410114) ,  Wu Dingxiang (近地空間電磁環境監測与建模湖南省普通高校重点実験室,湖南長沙410114;長沙億旭智能科技有限公司,湖南長沙410004) ,  Li Mingxin (長沙理工大学物理与電子科学学院,湖南長沙410114;近地空間電磁環境監測与建模湖南省普通高校重点実験室,湖南長沙410114) ,  Tang Lijun (長沙理工大学物理与電子科学学院,湖南長沙410114;近地空間電磁環境監測与建模湖南省普通高校重点実験室,湖南長沙410114)
資料名： Dianzi Jishu Yingyong  (Dianzi Jishu Yingyong)
巻： 44  号： 9  ページ： 59-62,66  発行年： 2018年 
JST資料番号： C2505A  ISSN： 0258-7998  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： 中国 (CHN)  言語： 中国語 (ZH)

抄録/ポイント： リアルタイム画像処理におけるCannyエッジ検出アルゴリズムの時間消費とデータ計算の欠点のため,VivadoHLSによるCannyエッジ検出アルゴリズムのハードウェア加速法を研究した。FPGAの論理資源生成アルゴリズムに対応するRTLレベルハードウェア回路により、アルゴリズムのハードウェア加速を実現した。実験結果は,この方法が画像エッジを高速に実時間で検出でき,FPGA設計画像アルゴリズムの難しさを効果的に低減でき,実時間ビデオ画像処理に応用できることを示した。Data from Wanfang. Translated by JST.【JST・京大機械翻訳】

シソーラス用語： *アルゴリズム ,  ハードウェア ,  FPGA ,  高速度 ,  画像
準シソーラス用語： ビデオ画像 ,  検出アルゴリズム ,  リアルタイムイメージング ,  *実時間 , 【Automatic Indexing@JST】

分類 (1件)： 計算機網  (JC03000K)

タイトルに関連する用語 (4件)： アルゴリズム ,  実時間 ,  加速 ,  設計