文献

J-GLOBAL ID：201802221440855916   整理番号：18A0008107

3次元パワーSoCの小型化に向けての検討

Title Design consideration of the 3D power SoC for miniaturization

著者 (3件)： 小野晃太 (九州工大) ,  日浦健伍 (九州工大) ,  松本聡 (九州工大)
資料名： 電気学会電子デバイス研究会資料  (電気学会研究会資料)
巻： EDD-17  号： 52-65.67-73  ページ： 69-73  発行年： 2017年11月20日 
JST資料番号： Z0910A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年,電子機器の小型化,高性能化に伴い,機器内部に組み込まれる電源の小型化,薄型化の要求が高まっている。電源の小型化に当たり,大きな障害となるのが電源内部の大きな体積を占めるパッシブ部品である。パッシブ部品の小型化の有効な手段として,スイッチング周波数の高周波化が挙げられる。一方で,スイッチング周波数を高周波化すると配線の寄生インピーダンスによる影響が顕著になる。寄生インピーダンスの低減において,配線を短くすることが単純かつ有効な手段である。しかし,従来のPCB基板上にすべての素子を配置して作成するコンバータでは配線を短くすることに関して限界があり,数10MHz程度でスイッチングした場合,ゲート波形及び出力波形に大きな影響を及ぼし,効率が大きく低下する。上記課題の解決策として,3次元PowerSoCを我々の研究グループが提案した。3次元PowerSoCは従来のPCB基板ベースのPOLと比較して,配線を極限まで短くできるため,高周波で高効率動作できると同時に小型化することができる。また,3次元パワーSoCはウエハー接合技術で製作するため,Si-LSIとGaNパワーデバイスの集積化といったヘテロジニアスな集積化が可能となる。電源において,インダクタは重要な部品である。powerSoCではソレノイドインダクタやスパイラルインダクタが使用されているが,小型化や高効率化の観点から,最適なインダクタの形状は検討されていない。本報告では,三次元PowerSoCに適用するインダクタとして,最適な形状とサイズを周波数ごとに検討し,その性能限界を電磁界シミュレーションと回路シミュレーションによる結果について報告する。(著者抄録)

シソーラス用語： *三次元 ,  *超LSI ,  *小型化 ,  *DC-DCコンバータ ,  *HF【周波数】 ,  *薄膜インダクタ ,  *電源装置 ,  *形状最適化 ,  周波数 ,  数値解析 ,  回路シミュレーション ,  エネルギー変換効率 ,  エネルギー密度 ,  ソレノイド形コイル
準シソーラス用語： SOC【IC】 ,  オンチップインダクタ ,  スイッチング周波数 ,  電磁シミュレーション ,  電力密度 ,  スパイラルインダクタ

分類 (2件)： 電力変換器  (NB08030B) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 3次元 ,  パワー ,  SOC