文献

J-GLOBAL ID：201802222512794505   整理番号：18A1144279

3D CMOSイメージセンサのための垂直薄ポリSiチャネル転送ゲートピクセルの作製と解析【JST・京大機械翻訳】

Fabrication and Analysis of Vertical Thin Poly-Si Channel Transfer Gate Pixels for a 3-D CMOS Image Sensor

著者 (4件)： Park Sung-Kun (SK Hynix semiconductor Inc., Icheon, South Korea) ,  Song Il-Ho (SK Hynix semiconductor Inc., Icheon, South Korea) ,  Lee Hun-Sung (SK Hynix semiconductor Inc., Icheon, South Korea) ,  Yoo Kyung-Dong (Nano-Semiconductor Laboratory, Seoul, South Korea)
資料名： IEEE Transactions on Electron Devices  (IEEE Transactions on Electron Devices)
巻： 65  号： 7  ページ： 2917-2924  発行年： 2018年 
JST資料番号： C0222A  ISSN： 0018-9383  CODEN： IETDAI  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,将来の3-D CMOSイメージセンサ(CIS)応用の候補の一つである垂直薄ポリSiチャネル(VTPC)転送ゲート(TG)画素のプロセス集積と作製特性について報告した。提案したプロセス統合は,固相エピタキシャル成長(SPEG)機構により,フォトダイオードとポリSiチャネル間の界面における結晶粒界形成を効果的に抑制できる。さらに,種々のプロセス条件下での二次イオン質量分析(SIMS)深さプロフィルを用いて,ポリSi基板におけるソース-ドレイン接合形成のドーパント拡散特性を調べた。さらに,SIMS結果をI_d-V_g曲線および走査拡散抵抗顕微鏡測定と組み合わせて,バルクと薄膜ポリSiの間の拡散特性の相違を説明した。最後に,最適化したSPEG条件を用い,市販の5画素CIS画像センサ製品において提案したVTPC-TG画素構造を採用することにより,画像品質の改善を検証することに成功した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 薄膜 ,  フォトダイオード ,  *ポリシリコン ,  結晶粒界 ,  走査 ,  接合 ,  ドーパント ,  顕微鏡 ,  画素 ,  *三次元 ,  *チャネル ,  深さプロフィル ,  界面 ,  *イメージセンサ ,  最適化

分類 (3件)： トランジスタ  (NC03070N) ,  半導体集積回路  (NC03162T) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (10件)： 3D ,  CMOSイメージセンサ ,  垂直 ,  ポリSi ,  チャネル ,  転送 ,  ゲート ,  ピクセル ,  作製 ,  解析