文献
J-GLOBAL ID:201802222593297490   整理番号:18A0704391

適応的電圧制御用クリティカルパスモニタの設計と実装

著者 (3件):
資料名:
巻: 117  号: 480(DC2017 89-106)  ページ: 125-130  発行年: 2018年02月28日 
JST資料番号: S0532B  ISSN: 0913-5685  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: 日本 (JPN)  言語: 日本語 (JA)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
IoTデバイス,センサーネットワークといったエッジノードが増加する近年,これらバッテリー駆動のデバイスを長時間動作させつづけるために省電力技術が要求されている。しかし,LSIに広く用いられている電圧制御による省電力化を行うと,代償として遅延時間の増大を引き起こすため,タイミング違反を検出する機構は不可欠である。タイミング違反の検知機構のために,内部に対象マクロのクリティカルパスを模倣するレプリカ回路を有したクリティカルパスモニタが研究されてきた。しかし,先行研究では,このレプリカ回路に自動配置配線を妨げる素子があり,カスタムレイアウトを要求していた。これは,設計コストを高め,Turn Around Timeを増大させている原因である。本研究では,レプリカ回路を自動配置配線可能にし,全自動化可能な合成フローを提案した。提案したレプリカ回路を,簡易MIPSプロセッサおよびISCASベンチマークの1つのプロセッサに対して,SOTB65-nmプロセスを利用して配置配線をしてHSPICEによるシミュレーションを用いて評価した。シミュレーションの結果,提案のレプリカ回路は,遅延のボディバイアス特性を最悪でも10数%程度の誤差で追従できることがわかった。(著者抄録)
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
電気量制御  ,  システム設計・解析 
引用文献 (15件):
もっと見る
タイトルに関連する用語 (4件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る