文献

J-GLOBAL ID：201802222778518383   整理番号：18A0202020

ハイスループットデータセンターノードにおける仮想出力待ち行列の実現【Powered by NICT】

Realizing virtual output queues in high throughput data center nodes

著者 (5件)： Kyriakos Angelos (National and Kapodistrian University of Athens, Electronics Lab, Physics Dpt, GR-15784 Zografos Greece) ,  Patronas Ioannis (National and Kapodistrian University of Athens, Electronics Lab, Physics Dpt, GR-15784 Zografos Greece) ,  Tzimas Georgios (National and Kapodistrian University of Athens, Electronics Lab, Physics Dpt, GR-15784 Zografos Greece) ,  Kitsakis Vasileios (National and Kapodistrian University of Athens, Electronics Lab, Physics Dpt, GR-15784 Zografos Greece) ,  Reisis Dionysios (National and Kapodistrian University of Athens, Electronics Lab, Physics Dpt, GR-15784 Zografos Greece)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： PACET  ページ： 1-4  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 現代データセンターの設計は千のサーバを接続する光スイッチとトップのラック(ToR)スイッチを含んでいる。しばしばToRスイッチでは,行頭ブロッキング問題の影響を緩和し,ネットワークの性能を改善するための仮想出力待ち行列(VOQ)を含んでいる。VOQ(Virtual Output Queue)の設計は,フレーム伝送における待ち時間を最小にし,比較的低レベルで実装コストを維持し,緩衝液と組織オーバヘッドを含む,がある。本論文では,時分割多元接続(TDMA)法で動作するデータセンタに焦点を当て,10GEthernetポートを支援する対話スイッチの入力に置かれたVOQアーキテクチャを提案した。VOQアーキテクチャは,各入力ポートの活性目的地,イーサネットフレームを共有バッファにに対応する待ち行列の限られた数で構成されている。低遅延効率的な機構は待ち行列への活性目的地を割り当てる。本研究は,市販のイーサネットスイッチ,Xilinx Virtex VC707とXilinx NetFPGAボードを開発した完全な対話設計の一部である。VOQはNetFPGAボード上に実現し,検証した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *待ち行列 ,  計算機アーキテクチャ ,  待ち時間 ,  TDMA ,  ブロッキング ,  *データセンタ ,  光スイッチ ,  ネットワーク ,  スイッチ ,  会話 ,  ポート
準シソーラス用語： 低遅延 ,  オーバヘッド , 【Automatic Indexing@JST】

分類 (1件)： 交換・交換機  (ND11020E)

タイトルに関連する用語 (2件)： 仮想 ,  待ち行列