文献

J-GLOBAL ID：201802222823523478   整理番号：18A0588726

HEVC(高効率映像符号化標準における一次元8点適応多重変換のハードウェア実装【Powered by NICT】

Hardware implementation of 1-D 8-point adaptive multiple transform in post-HEVC standard

著者 (4件)： Ben Jdidia Sonda (National Engineering School of Sfax, University of Sfax, Tunisia, Electronics and Information Technology Laboratory, Sfax, Tunisia) ,  Kammoun Ahmed (National Engineering School of Sfax, University of Sfax, Tunisia, Electronics and Information Technology Laboratory, Sfax, Tunisia) ,  Belghith Fatma (National Engineering School of Sfax, University of Sfax, Tunisia, Electronics and Information Technology Laboratory, Sfax, Tunisia) ,  Masmoudi Nouri (National Engineering School of Sfax, University of Sfax, Tunisia, Electronics and Information Technology Laboratory, Sfax, Tunisia)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： STA  ページ： 146-151  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： HEVC(高効率映像符号化標準当たりcognized符号化効率改善にもかかわらず,研究者はまだ更なる増強に多くの努力を行っている。ITU-TとISO/IEC共同研究の最新の結果は,後HEVC(高効率映像符号化標準であるH EVCを越えた新しい標準化主導の定義した。を開発中で実際には2020年に完成予定。変換モジュールに特異的に多くの貢献を提供する。実際では,付加的な計算の複雑さの問題を高める適応多重変換(AMT)と呼ばれる新しいアプローチを導入した。本研究は全ての変換タイプの一次元8点適応多重変換のハードウェアアーキテクチャを提案した。前処理なかったので,このテーマは革新的である。二変換実装側面である詳細に比較した。第一の方法は,Altera乗算器(LPM)の利用に基づいていると行列乗算の複雑さを低減するために,第二のものは,相関と対称性特性を利用する。採用された方法はVHDLで実装した,Stratix III装置で288MHzでプロセスすることができる。8-point-1D-DCT-VIIIを計算したとき,このアーキテクチャの実行サイクルの数は最大12サイクルに達することができた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 対称性 ,  効率化 ,  *符号化 ,  前処理 ,  *多重化 ,  計算機アーキテクチャ ,  計算量 ,  *一次元 ,  乗算器 ,  VHDL ,  標準化
準シソーラス用語： *ハードウェア実装 ,  *ビデオ符号化 ,  *高効率 ,  *H.265/HEVC , 【Automatic Indexing@JST】

分類 (2件)： 符号理論  (ND02030R) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： HEVC ,  高効率 ,  映像符号化 ,  標準 ,  適応 ,  多重 ,  ハードウェア実装