文献
J-GLOBAL ID:201802223520352323   整理番号:18A1861311

資源の最小化と共有によるFPGAベースのハードネットワークオンチップの最適化【JST・京大機械翻訳】

Optimizing FPGA-based hard networks-on-chip by minimizing and sharing resources
著者 (5件):
資料名:
巻: 63  ページ: 138-147  発行年: 2018年 
JST資料番号: H0891A  ISSN: 0167-9260  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: オランダ (NLD)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
FPGAは,システムオンチップ(SoC)のための好ましいプラットフォームになった。SoCがより大きくなると,ネットワークオンチップ(NoC)はSoCモジュール間の通信問題に対する有望な解決策として出現する。その結果,FPGAsにおけるNoCの重要性は,SoCの通信問題を解決するだけでなく,FPGAの遅い相互接続に対する解決策としても増加し,部分的動的再構成(PDR)を単純化する。ハードNoCは,ソフトNoCより良い性能を持ち,より少ない面積と電力を消費する。しかし,ネットワークが使用されていない場合には,それらは構成可能ではなく,それらは廃棄された地域に導く。これにより,困難なNoCの設計は,可能な限り無駄な面積を最小化しながら,最適性能を得るためにより重要になる。本論文では,種々のNoC設計パラメータを評価し,非構成可能なハードNoC設計に使用できる最良適合パラメータを見出した。さらに,異なるルータアーキテクチャを研究して,ハードNoCのための最適なものを選択した。さらに,FPGA内部にハードNoCを埋め込むための効率的な新しい方法を提案した。提案したNoCは,最小で共有可能な資源を用いることにより,無駄な面積を削減する。NoCは,無視できるコストで高性能通信インフラストラクチャを持つFPGAを提供する。16/32論理クラスタの面積に等しい付加コストで65nm技術において,0.33/1.3Tbps(32/128ビット幅で)の全スループットを達成した。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路 
タイトルに関連する用語 (5件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る