抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
VLSIのテスト容易化技術として,フルスキャン設計が広く用いられている。フルスキャン設計は,回路内部のフリップフロップをスキャンフリップフロップとすることで,テスト容易性を大幅に向上させる。しかしながら,スキャンフリップフロップにより内部状態を任意に制御・観測できるため,暗号回路などにおいて秘密情報漏洩の危険性が指摘されている。そのため,安全なテスト容易化技術が求められている。安全なテスト容易化技術として,スキャンチェインを線形回路構造に変更するシフトレジスタ等価回路が提案されている。しかしながら,シフトレジスタ等価回路でも,一部の内部状態が制御・観測される可能性が残り,必ずしも安全ではない。そこで,シフトレジスタ等価回路より安全な強セキュア回路が提案された。本論文では,シフトレジスタ等価な拡張シフトレジスタに対して,シフトレジスタ等価性を失うことなく強セキュアな回路を設計する手法を提案する。また,シフトレジスタ等価かつ強セキュアな拡張シフトレジスタの回路数を明らかにし,セキュリティレベルを評価する。(著者抄録)
