文献

J-GLOBAL ID：201802224341920011   整理番号：18A1150691

完全接続IsingモデルのためのアニーリングプロセッサのRRAM/CMOSハイブリッドアーキテクチャ【JST・京大機械翻訳】

RRAM/CMOS-Hybrid Architecture of Annealing Processor for Fully Connected Ising Model

著者 (4件)： Matsumoto Shogo ,  Gyoten Hidenori ,  Hiromoto Masayuki ,  Sato Takashi
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： IMW  ページ： 1-4  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,RRAMベースのアニーリングプロセッサの新しいアーキテクチャを提案し,Isingモデルを用いて組合せ問題を解いた。ドット積演算に関するRRAMクロスバー回路とIsingモデルの間の類似性を利用することによって,完全に接続したIsingモデルを,提案したRRAMアニーリングリングプロセッサ上で実現した。数値実験を通して,提案したアニーリングプロセッサが,既存のCMOSベースのアニーリングプロセッサと比較して,147倍小さい電力消費で完全に接続された800ノード最大カット問題を解決できることを実証した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： *計算機アーキテクチャ ,  組合せ問題 ,  電力消費 ,  演算 ,  CMOS ,  *Ising模型 ,  類似性
準シソーラス用語： 数値実験 ,  *ハイブリッドアーキテクチャ ,  ReRAM , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： Isingモデル ,  RRAM ,  CMOS ,  ハイブリッドアーキテクチャ