文献

J-GLOBAL ID：201802224768589225   整理番号：18A1807466

CMOSメモリ型アナログ乗算器設計の解析【JST・京大機械翻訳】

Analysis of CMOS-Memristive Analog Multiplier Design

著者 (2件)： Kanapyanov Aidos (Electrical and Computer Engineering Department, Nazarbayev University, Astana, Kazakhstan) ,  Krestinskaya Olga (Electrical and Computer Engineering Department, Nazarbayev University, Astana, Kazakhstan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： CoCoNet  ページ： 210-214  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 異なるアーキテクチャで使用される従来のCMOSアナログ乗算回路は,線形性問題,低い処理速度,低い精度の大きなオンチップ面積および高い電力消費を受ける。これらの問題を克服するための可能な解決策の一つは,アナログ乗算器設計におけるメムリスティティブな要素を使用することである。本論文では,構成要素によるCMOSアナログ乗算器設計を提案した。本論文の目的は,従来のCMOS乗算器回路によるメムリスタベース乗算器の電力消費と全体的特性を比較することである。TSMC180nm CMOS技術を用いて回路を設計し,SPICEでシミュレーションを行った。チャネル変調と温度が乗算器性能に及ぼす影響を検討した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *CMOS ,  *乗算器 ,  *アナログ系 ,  チャネル ,  電力消費 ,  計算機アーキテクチャ ,  線形性
準シソーラス用語： オンチップ ,  処理速度 ,  *アナログ乗算器 ,  CMOSメモリ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： CMOSメモリ ,  アナログ乗算器 ,  設計 ,  解析