文献

J-GLOBAL ID：201802224853380672   整理番号：18A0706508

容量縮退100dB線形20~150MS/s動的増幅器【JST・京大機械翻訳】

A Capacitively Degenerated 100-dB Linear 20-150 MS/s Dynamic Amplifier

著者 (3件)： Akter Md Shakil (Broadcom Netherlands B.V., Bunnik, AJ, The Netherlands) ,  Makinwa Kofi A. A. (Department of Microelectronics, Delft University of Technology, Delft, CD, The Netherlands) ,  Bult Klaas (Department of Microelectronics, Delft University of Technology, Delft, CD, The Netherlands)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 53  号： 4  ページ： 1115-1126  発行年： 2018年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文は,パイプライン化アナログ-ディジタル変換器のための新しい動的残留増幅器トポロジーを提示した。100mV_pp,deffおよび4×利得の入力信号を用いて,それは100dBの全高調波歪を達成し,動的増幅器に対してこれまで報告された最低値を達成した。芸術の状態と比較して,それは出力スイングと類似の雑音性能の2倍で25dBのより良い線形性を示した。この性能に対する鍵は,弱い反転におけるMOSFETの指数的電圧-電流関係を利用する容量性縮退に基づく新しい線形化技術である。プロトタイプ増幅器を28nm CMOSプロセスで作製し,43MS/sのクロック速度で87μWを消費し,それにより,最先端の高線形増幅器と比較して,サイクル当たりのエネルギーを26倍改善した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 電流 ,  利得 ,  AD変換器 ,  線形化法 ,  クロック ,  プロトタイプ ,  CMOS ,  電圧 ,  線形増幅器 ,  *増幅器 ,  *線形性 ,  位相幾何学 ,  雑音特性 ,  *縮退
準シソーラス用語： 全高調波歪 , 【Automatic Indexing@JST】

分類 (2件)： 増幅回路  (NC05040U) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 縮退 ,  線形 ,  増幅器