文献

J-GLOBAL ID：201802225161237421   整理番号：18A0943929

電荷トラップおよびフローティングゲート3D-NANDフラッシュメモリのための9.1x誤り許容適応人工神経回路網結合LDPC ECC【JST・京大機械翻訳】

9.1x Error acceptable adaptive artificial neural network coupled LDPC ECC for charge-trap and floating-gate 3D-NAND flash memories

著者 (3件)： Nakamura Toshiki (Department of Electrical, Electronic, and Communication Engineering, Chuo University, Tokyo, Japan) ,  Deguchi Yoshiaki (Department of Electrical, Electronic, and Communication Engineering, Chuo University, Tokyo, Japan) ,  Takeuchi Ken (Department of Electrical, Electronic, and Communication Engineering, Chuo University, Tokyo, Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： CICC  ページ： 1-4  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 適応人工ニューラルネットワーク結合(ANN)LDPC ECC(ANN-LDPC ECC)を提案し,許容誤差を9.1倍に増加させ,データ保持寿命を,電荷トラップと浮動ゲート3D-NANDフラッシュメモリに対して76倍に拡張した。適応可能なANNは,横方向電荷移動,垂直電荷デトラップ,インター浮動ゲート容量結合雑音,およびインターワード線変動のような複雑なメモリセル誤差を自動的に補償する。さらに,提案したANN-LDPCは,誤りの動的耐久性とデータ保持時間依存性を再現できる。提案したANN-LDPCを記憶制御装置に実装し,BERを正確かつ適応的に推定することができた。結果として,メモリセル誤差は,読み出し時間ペナルティまたは記憶制御器サイズの増加なしに修正される。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： *フラッシュメモリ ,  記憶素子 ,  記憶制御 ,  時間依存性 ,  耐久性 ,  *ニューラルネットワーク ,  *三次元 ,  雑音 ,  *フローティングゲート ,  *電荷
準シソーラス用語： ワード線 ,  データリテンション ,  *LDPC ,  *NAND ,  *電荷捕獲 , 【Automatic Indexing@JST】

分類 (2件)： トランジスタ  (NC03070N) ,  符号理論  (ND02030R)

タイトルに関連する用語 (9件)： 電荷トラップ ,  フローティングゲート ,  3D-NANDフラッシュメモリ ,  誤り ,  許容 ,  適応 ,  人工神経回路網 ,  LDPC ,  ECC