文献

J-GLOBAL ID：201802225163130612   整理番号：18A0519435

Golay符号のための符号器と復号器のFPGA実装【Powered by NICT】

FPGA implementation of encoder and decoder for Golay code

著者 (2件)： Jose Allan (Department of Electronics and Communication, Rajiv Gandhi Institute of Technology, Kottayam, India) ,  Sujithamol S (Department of Electronics and Communication, Rajiv Gandhi Institute of Technology, Kottayam, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICOEI  ページ： 892-896  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 二元Golay符号(23, 12, 7)の効率的高速符号化方式とともにSpartan-6FPGAへの設計と実装を提示した。提案したエンコーダでは,低遅延は設計における線形フィードバックシフトレジスタ(LFSR)を除外することにより達成した。症候群分解アルゴリズムとアド比較計算並列アーキテクチャに基づく低複雑性二元Golay復号器は,高速動作を可能にすることを提案した。この分野で発表された現代の研究と比較した時に提案したアーキテクチャは,改善された速度で動作する。344.827MHzのクロック周波数は提案したエンコーダアーキテクチャで観察された復号器は318.471MHzの速度を有している。提案したハードウェアモジュールのために高スループットで低遅延の両方を達成した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： アルゴリズム ,  *符号器 ,  *復号器 ,  高速度 ,  計算機アーキテクチャ
準シソーラス用語： ハイスループット ,  クロック周波数 ,  低複雑性 ,  並列アーキテクチャ ,  LFSR ,  低遅延 ,  *FPGA実装 ,  *Golay符号 , 【Automatic Indexing@JST】

分類 (4件)： 専用演算制御装置  (JC04030Y) ,  半導体集積回路  (NC03162T) ,  演算方式  (JC02020Z) ,  符号理論  (ND02030R)

タイトルに関連する用語 (4件)： Golay符号 ,  符号器 ,  復号器 ,  FPGA実装