文献

J-GLOBAL ID：201802226236293389   整理番号：18A0943626

NoCで使用されるスイッチアーキテクチャのASIC実装【JST・京大機械翻訳】

ASIC implementation of switch architecture used in NoC

著者 (3件)： Monika B K (UTL Technologies Ltd, Bangalore) ,  Amaresha S K (UTL Technologies Ltd, Bangalore) ,  Yellampalli Siva S (UTL Technologies Ltd, Bangalore)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： SmartTechCon  ページ： 758-761  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 大規模システム設計のために,Busトポロジーは物理的設計視点からいくつかの限界を持っている。ワイヤはチップの多くの面積を占め,ナノメータCMOS技術では相互接続が性能と動的電力消費の両方を支配する。バストポロジーはスケーラブルではなく,システムスループットも低く,チップ内のIPを相互接続するためには,チップ上のネットワーク(NoC)が望ましい。NoCは,システムオンチップ(SoC)に存在する種々のIPの間のチップ相互接続に関するものである。NoCは,クロスバースイッチ,バッファ,アービタ,および相互接続リンクから成るネットワークを介して,ソースから宛先までのデータを経路に送るためにパケットを使用する。NoCスイッチング戦略において,ネットワークにおけるルータを通してのデータのフローを決定し,ルーティングアルゴリズムはソースから宛先までの経路選定データのために責任がある。本論文では,NoCスイッチアーキテクチャを,メッシュトポロジーネットワークのための静的ルーティングアルゴリズムを用いて提案した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 経路選定 ,  相互接続 ,  パケット ,  大規模系 ,  ネットワーク ,  電力消費 ,  スイッチング ,  *ASIC ,  金属線 ,  位相幾何学 ,  CMOS技術
準シソーラス用語： 経路選択アルゴリズム ,  アービタ ,  システムオンチップ ,  *ネットワークオンチップ , 【Automatic Indexing@JST】

分類 (3件)： 計算機網  (JC03000K) ,  集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： NoC ,  アーキテクチャ ,  ASIC ,  実装