文献

J-GLOBAL ID：201802226391981306   整理番号：18A0160426

PhLock:位相ベースキャッシュロッキングを用いたキャッシュ・省エネルギー技術【Powered by NICT】

PhLock: A Cache Energy Saving Technique Using Phase-Based Cache Locking

著者 (2件)： Adegbija Tosiron (Department of Electrical and Computer Engineering, University of Arizona, Tucson, AZ, USA) ,  Gordon-Ross Ann (Center for High Performance Reconfigurable Computing, University of Florida, Gainesville, FL, USA)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 26  号： 1  ページ： 110-121  発行年： 2018年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： キャッシュは,組込みシステムにおけるプロセッサ-メモリ性能ギャップを埋めるために使用されている。組込みシステムは典型的には物理的サイズ,電池容量,及び実時間デッドラインによって課された厳しい設計制約を持っているので多くの研究がキャッシュ最適化,性能改善および/または減少したエネルギー消費などに焦点を当てた。キャッシュロッキングは,負荷とretains/ロックは,キャッシュの予測可能性を増加させるためにキャッシュに実行中のアプリケーションからの記憶内容を選択した一般的なキャッシュ最適化である。以前の研究では,キャッシュロッキングもキャッシュエネルギー消費を改善する可能性を持つことを示した。本論文では,位相ベースのキャッシュロッキング,PhLock,アプリケーションのキャッシュエネルギー消費を最適化するためにロックされた記憶容量を動的に選択するランタイム特性を変える活用を導入した。SPEC2006とMiBenchベンチマークスイートからの種々の応用を用いて,実験結果は,PhLockは,命令メモリとデータキャッシュのエネルギー消費の両方を低減するための有望であることを示した。nonlockingキャッシュと比較して,PhLockはSPEC2006応用のための,それぞれ,5%と39%の平均,MiBenchベンチマークに対して,それぞれ,75%と14%命令メモリとデータキャッシュエネルギー消費を減少させた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 記憶容量 ,  演算プロセッサ ,  エネルギー消費 ,  *位相 ,  予測可能性 ,  最適化 ,  電池容量 ,  応用プログラム ,  組込みシステム ,  ベンチマーク ,  *キャッシュメモリ ,  *省エネルギー ,  時間制限
準シソーラス用語： データキャッシュ ,  実時間 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (3件)： 位相 ,  キャッシュ ,  省エネルギー技術