抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
VLSI技術の開発により,単一チップ上のマルチプロセッサシステムの信頼性は増加し,プロセッサアレイは非常に小さい故障で動作することができる。本論文では,リアルタイムシステムで頻繁に発生する小さな故障を持つプロセッサアレイのための高速で非常に効率的な再構成アルゴリズムを提案した。これまで,ほとんどの既存の再構成アルゴリズムは,常に論理アレイを構築するために,すべての利用可能なプロセッサを横断している。故障プロセッサの数が一般的に非常に小さいことに動機付けられて,本論文におけるFDAと呼ばれる提案アルゴリズムは,従来の手法として利用可能なプロセッサの代わりに,故障プロセッサとそれらの位置に焦点を合わせた。アルゴリズムFDAは,ターゲットアレイに使用される利用可能なリンクを維持するために,同じ論理的カラムにできるだけ多くの故障プロセッサとしてシフトする。シミュレーション結果により,ランダム故障に対して,提案したFDAは,小さい故障の場合に対して,高速で非常に効率的であることを示した。0.01%未満の故障密度を有する128の・128の物理的アレイに関して,それは論理的カラムの損失なしで,著しい加速を達成することができた。1%未満の故障密度に対して,アルゴリズムFDAは,論理的アレイの再構成を平均で74.38%加速することに成功し,一方,論理的カラムの数は,ほとんど4.07%減少した。特に中央クラスタ化故障の場合には,FDAは平均で98.41%の再構成を成功裏に加速したが,論理的カラムの数はほとんど4.35%減少した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】