文献

J-GLOBAL ID：201802227458920324   整理番号：18A0943949

-239.7dB FOMおよび-64DBC参照SPURを用いた0.008mm22.4GHz I型サブサンプリングリング発振器ベース位相同期ループ【JST・京大機械翻訳】

A 0.008mm² 2.4GHz type-I sub-sampling ring-oscillator-based phase-locked loop with a -239.7dB FoM and -64dBc reference spurs

著者 (2件)： Nagam Shravan S. (Dept. of Electrical Engineering, Columbia University, New York, NY 10027, USA) ,  Kinget Peter R. (Dept. of Electrical Engineering, Columbia University, New York, NY 10027, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： CICC  ページ： 1-4  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： タイプIアーキテクチャとサブサンプリング位相検出器(SSPD)を組み合わせたリング発振器(RO)ベースPLLを示した。それは,広帯域幅タイプIループと低い参照スパーにより,SSPDによる低ジッタを達成し,そのサンプル保持機能と高利得を有する。積分フィルタコンデンサは避けられ,非常に低い面積をもたらす。65nm CMOSにおけるRO PLLプロトタイプは0.008mm2を占め,15MHzのループ帯域幅と2から3.2GHzまでの同調を有する。それは,1MHzオフセットで-1226dBc/Hzの位相雑音で2.4GHzで6.1MWを消費する。測定された参照スプール,RMSジッタおよびFoMジッタは-64.2dBc,422fsおよび-239.7dBであった。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： CMOS ,  計算機アーキテクチャ ,  スプール ,  ジッタ ,  広帯域 ,  *リング発振器 ,  オフセット ,  帯域幅 ,  *位相同期ループ ,  プロトタイプ ,  位相雑音
準シソーラス用語： 高利得 ,  低ジッタ ,  位相検出器 ,  *サブサンプリング , 【Automatic Indexing@JST】

分類 (1件)： 発振回路  (NC05020Y)

タイトルに関連する用語 (5件)： FOM ,  参照 ,  サブサンプリング ,  リング発振器 ,  位相同期ループ