文献

J-GLOBAL ID：201802227855246847   整理番号：18A0203219

可変長リング発振器 HDL実施,事例研究【Powered by NICT】

Variable length ring oscillator - HDL implementation, a case study

著者 (3件)： Jadhav Pooja. K. (VLSI Design and Embedded Systems, R V College of Engineering) ,  Dakshinamurthy Sampath (Silicon Architecture Engineer, Intel India Pvt. Ltd.) ,  Devi Veena (RV College of Engineering)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： RTEICT  ページ： 1135-1138  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,可変長さリング発振器(VLRO)の設計を提示した。VLRO出力は特にスケルチ検出回路におけるクロック合成に用いることができる。さらに,主にHDLにおけるVLROを実装とシミュレーションシステムVerilogにおけるHDLシミュレータのアーチファクトを考察した。シミュレータのアーチファクトを克服するために,VLROシステムVerilogを用いた行動モデリングを用いて実装した。VLROを45nm CMOS技術でCadenceのVirtuosoを用いたSPICEでシミュレーションし,ハードウェア上に実現した,HDLシミュレータとSPICEとハードウェアにおける実装の違いを検討した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *リング発振器 ,  アーチファクト ,  CMOS ,  シミュレータ ,  クロック ,  ハードウェア ,  *事例研究
準シソーラス用語： Verilog ,  シミュレーションシステム , 【Automatic Indexing@JST】

分類 (1件)： CAD,CAM  (JE10000A)

タイトルに関連する用語 (5件)： 可変長 ,  リング発振器 ,  HDL ,  実施 ,  研究