文献

J-GLOBAL ID：201802228220777447   整理番号：18A1044918

CMOSプロセスのためのFDSOIとSiバルクのハイブリッド集積【JST・京大機械翻訳】

Hybrid integration of FDSOI and SI bulk for CMOS process

著者 (3件)： Song Yang (Huali Microelectronics Corporation, Shanghai 201203, China) ,  Ye Kang (Huali Microelectronics Corporation, Shanghai 201203, China) ,  Wang Changfeng (Huali Microelectronics Corporation, Shanghai 201203, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： CSTIC  ページ： 1-3  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： このFDSOI(完全分割シリコン)技術は,その非常に高速,低電力,中程度のコストのため,次世代CMOS世代の有望な候補であることが証明されている。さらに,高k金属ゲートとFDSOIの組合せに関する最近の報告は,低電力デバイスを達成することができるので,かなりの関心を集めている。しかし,このSOI構造を用いる欠点は,活性Siと埋め込まれた酸化物(BOX)の厚さがESD保護の実施を制限することである。SOI薄膜とバルクとのハイブリッド共集積はこの問題の解決策であり,逆バイアスの使用によりVtをより良く制御することができる。本論文では,FDSOI CMOSプロセスにおけるハイブリッド共積分方式の一つのアプローチについて実験的に実証した。閾値電圧とESD保護に及ぼすバックバイアスの影響も検討した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 高速度 ,  酸化物 ,  SOI構造 ,  *CMOS ,  *ケイ素 ,  薄膜 ,  積分
準シソーラス用語： 閾値電圧 ,  逆バイアス ,  ESD保護 ,  パワーデバイス ,  メタルゲート ,  低電力化 ,  *FDSOI ,  *CMOSプロセス , 【Automatic Indexing@JST】

分類 (1件)： トランジスタ  (NC03070N)

タイトルに関連する用語 (5件)： CMOSプロセス ,  FDSOI ,  Si ,  バルク ,  集積