抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
暗号アルゴリズムは軍事,商業および政府機関において広く使われている。これは,潜水艦回避と情報保護に責任がある。FPGAの1チップ上で多重暗号アルゴリズム暗号化と復号化を達成するための柔軟性と効率の欠如のために,著者らは,高性能における多重暗号アルゴリズムを実装することができるFPGAに基づく動的再構成可能制御プラットフォームを設計した。機能的要求に従って,SDメモリカードに保存された暗号アルゴリズムを,オンチップCortex-A9ARMプロセッサによって制御された再構成可能な処理ユニットを通して,オンチップ論理領域を割り当てるために動かした。論理回路は全体の再構成の終わりとしてリフレッシュされた。実験の結果は,このプラットフォームが,チップ上の他の機能が正常に動作しているように,15759.51バイト/msの構成速度でアルゴリズムをスイッチできることを示した。それは,著者らの設計が論理的資源消費を減らすことができて,利用効率とシステム柔軟性を改良することができることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】