文献

J-GLOBAL ID：201802228569607104   整理番号：18A1774596

FPGAに基づく多重暗号アルゴリズムの動的再構成可能設計【JST・京大機械翻訳】

A Dynamic Reconfigurable Design of Multiple Cryptographic Algorithms Based on FPGA

著者 (5件)： Yao Yan ,  Wang Zhu ,  Chen Xiangyu ,  Tong Xiaojun ,  Luo Qinghua
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： SmartIoT  ページ： 105-110  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 暗号アルゴリズムは軍事,商業および政府機関において広く使われている。これは,潜水艦回避と情報保護に責任がある。FPGAの1チップ上で多重暗号アルゴリズム暗号化と復号化を達成するための柔軟性と効率の欠如のために,著者らは,高性能における多重暗号アルゴリズムを実装することができるFPGAに基づく動的再構成可能制御プラットフォームを設計した。機能的要求に従って,SDメモリカードに保存された暗号アルゴリズムを,オンチップCortex-A9ARMプロセッサによって制御された再構成可能な処理ユニットを通して,オンチップ論理領域を割り当てるために動かした。論理回路は全体の再構成の終わりとしてリフレッシュされた。実験の結果は,このプラットフォームが,チップ上の他の機能が正常に動作しているように,15759.51バイト/msの構成速度でアルゴリズムをスイッチできることを示した。それは,著者らの設計が論理的資源消費を減らすことができて,利用効率とシステム柔軟性を改良することができることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *アルゴリズム ,  潜水艦 ,  論理回路 ,  復号化 ,  *多重化 ,  柔軟性 ,  *再構成 ,  演算プロセッサ ,  *暗号 ,  *FPGA ,  情報セキュリティ
準シソーラス用語： 政府機関 ,  オンチップ ,  *動的再構成 ,  *暗号アルゴリズム , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： FPGA ,  多重 ,  暗号アルゴリズム ,  再構成可能 ,  設計