文献

J-GLOBAL ID：201802229366343497   整理番号：18A1147636

リアルタイムディジタルシミュレータ(RTDS)を用いた双極HVDC保護システムの実装と性能評価【JST・京大機械翻訳】

Implementation and performance evaluation of Bi-Pole HVDC protection system using a real time digital simulator (RTDS)

著者 (4件)： Reddy K Vishnuvardhan (BHEL, India) ,  Dhanunjayudu N (BHEL, India) ,  Sundar S V N Jithin (BHEL, India) ,  Reddy T Tirupathi (BHEL, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ICPS  ページ： 99-104  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文は,HVDC保護システム原理を簡潔に扱い,HVDC保護を提示する。それはHVDCシステムに排他的である。本論文では,高速プロセッサとフィールドプログラマブルゲートアレイ(FPGA)に基づくI/Oカードから成るハイブリッドハードウェア上での双極HVDCリンク保護実装の代表的なポイントについても述べた。最後に,リアルタイムディジタルシミュレータ(RTDS)を用いた実装保護の実時間性能の試験と評価を説明した。開発された保護システムは,±500kVdc,2500MW Line Commuted Converter(LCC)ベースのBi極HVDCリンクプロジェクトでベンチマークされている。Valve短絡保護のような実装された重要なHVDC保護のハードウェア-イン-ループ(HIL)試験結果,地絡保護に対するDCライン,Commutation故障予測および保護を提示した。開発したシステムの性能は,ベンチマークした双極HVDC保護システムの性能と一致することが分かった。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： 高速度 ,  *ベンチマーク ,  FPGA ,  演算プロセッサ ,  性能評価 ,  地絡 ,  ハードウェア
準シソーラス用語： *HVDC , 【Automatic Indexing@JST】

分類 (2件)： 送電  (NB05030G) ,  保護装置  (NB09040T)

タイトルに関連する用語 (3件)： HVDC ,  実装 ,  性能評価