文献

J-GLOBAL ID：201802229641075621   整理番号：18A0588503

55nm DDC技術に基づくロバストなサブしきい値SRAM動作へのSNM解析的アプローチ【Powered by NICT】

SNM analytical approach to robust subthreshold SRAM operation based on the 55nm DDC technology

著者 (7件)： Misawa Nobuhiro (Mie Fujitsu Semiconductor Ltd, 2000 Mizono Tado-Cho, Kuwana Mie, Japan) ,  Kurata Hajime (Mie Fujitsu Semiconductor Ltd, 2000 Mizono Tado-Cho, Kuwana Mie, Japan) ,  Kumeno Kazuyuki (Mie Fujitsu Semiconductor Ltd, 2000 Mizono Tado-Cho, Kuwana Mie, Japan) ,  Nanjo Ryota (Mie Fujitsu Semiconductor Ltd, 2000 Mizono Tado-Cho, Kuwana Mie, Japan) ,  Kai Mutsuaki (Mie Fujitsu Semiconductor Ltd, 2000 Mizono Tado-Cho, Kuwana Mie, Japan) ,  Ema Taiji (Mie Fujitsu Semiconductor Ltd, 2000 Mizono Tado-Cho, Kuwana Mie, Japan) ,  Sole Marc Pons (CSEM Neuchatel, Neuchatel, Switzerland)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： S3S  ページ： 1-2  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 55nm深い空乏化チャネル(DDC)技術に基づく超低漏れ電流(ULL)6T-SRAMビットセルと回路のサブしきい値動作特性を評価した。最大動作周波数を保持モード逆VBBによる285fA/cellまで減少におけるフォワード逆バイアス(VBB)条件と漏れ電流の0~0.34Vの範囲で5~20MHz(TT @RT)であった。ではULL動作SRAMは,NMOSとPMOS VBBを別々に最適化によるサブしきい値領域で動作するのに十分な静的雑音余裕(SNM)を持つことを確認した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *SRAM ,  *ロバスト性 ,  漏れ電流 ,  最適化 ,  NMOS構造 ,  チャネル
準シソーラス用語： 静的雑音余裕 ,  PMOS構造 ,  逆バイアス ,  動作周波数 ,  動作特性 ,  *サブ閾値 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： DDC ,  ロバスト ,  サブしきい値 ,  SRAM ,  SNM ,  解析