文献
J-GLOBAL ID：201802230410565982
整理番号：18A0726923
将来の持続記憶システムのためのMLC STT-RAMの推進【JST・京大機械翻訳】
Promoting MLC STT-RAM for the Future Persistent Memory System
-
出版者サイト
複写サービスで全文入手
{{ this.onShowCLink("http://jdream3.com/copy/?sid=JGLOBAL&noSystem=1&documentNoArray=18A0726923©=1") }}
-
高度な検索・分析はJDreamⅢで
{{ this.onShowJLink("http://jdream3.com/lp/jglobal/index.html?docNo=18A0726923&from=J-GLOBAL&jstjournalNo=W2441A") }}
著者 (3件)：
,
,
資料名：
巻：
2017
号：
DASC/PiCom/DataCom/CyberSciTech
ページ：
1180-1185
発行年：
2017年
JST資料番号：
W2441A
資料種別：
会議録 (C)
記事区分：
原著論文
発行国：
アメリカ合衆国 (USA)
言語：
英語 (EN)
抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
メモリ壁の問題が大きいデータの時代に続いているので,研究者は現在のDRAMベースの主要メモリシステムを置き換えるか補完するための新しい技術を探求している。それらの中で,Spin-Transfer Torque Random Access Memory(ST-RAM)のマルチレベルセル(MLC)構成は,非常に興味があり,オンチップキャッシュとして成功裏に展開されている。本論文では,将来の持続メモリシステムにおけるMLC STT-RAMの採用の可能性と課題について議論する。また,MLCにおけるソフトビットの使用を促進するために,二重Sと呼ばれるビットマッピング戦略に対するハイブリッドデータブロックを提案した。最後に,MLCベースの主メモリシステムの電力消費とIPCを評価し,MLCが全体のエネルギー散逸を大幅に低減できると結論した。主メモリとしてMLCの可能性を明らかにするために,メモリ拡張としてのMLCのようなアーキテクチャサポートが将来の展開に必要である。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】
シソーラス用語：
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ（有料）でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
,
,
,
,
,
分類 (1件)：
分類
JSTが定めた文献の分類名称とコードです
記憶方式
タイトルに関連する用語 (3件)：
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです
,
,
前のページに戻る
