文献

J-GLOBAL ID：201802230443265011   整理番号：18A0521813

並列スキャン設計に基づく低オーバヘッドPUF【Powered by NICT】

A low-overhead PUF based on parallel scan design

著者 (4件)： Wang Wenxuan (School of Electronic and Information Engineering, Harbin Institute of Technology Shenzhen Graduate School, China) ,  Cui Aijiao (School of Electronic and Information Engineering, Harbin Institute of Technology Shenzhen Graduate School, China) ,  Qu Gang (Department of Electrical and Computer Engineering, University of Maryland College Park, USA) ,  Li Huawei (SKLCA, Institute of Computing Technology, Chinese Academy of Sciences, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ASP-DAC  ページ： 715-720  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 物理的アンコロナブル関数(PUF)は有望なセキュリティプリミティブである。ほとんどの既存の遅延ベースのPUF設計は元の回路に無関係であった。余分なPUF回路は除去攻撃に脆弱PUFをするだけでなく,高い面積オーバヘッドを招く。本論文では,元の回路に存在するパラレルスキャン設計を再利用PUFを実現することを提案した。基本的アイデアは,同一入力信号を通過二走査可能フリップフロップにPUFビットを生成するために二出力信号の到着時間の不一致を使用することである。アービタは,PUF設計コストを低減するために使用されている対称SRラッチ。単一スキャンチェーンを用いた以前のスキャンベースのPUFと比較して,提案した方法は,高い周波数の厳密な時計の必要性を回避した。同時に面積のオーバヘッドを低減し,除去攻撃に対するロバスト性を改善する。提案したPUF設計はXILINX Virtex-5FPGAボード上に実装した。実験結果は,49.86%の特異性,非常に良好なランダム性,および温度と電圧の変動のもとで,許容できる信頼性の高いレベルを持っていることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 電圧 ,  再利用 ,  対称性 ,  *双安定回路 ,  走査 ,  ロバスト性 ,  信頼性 ,  周波数
準シソーラス用語： ランダム性 ,  アービタ ,  到着時間 ,  出力信号 ,  脆弱性 ,  *オーバヘッド ,  *スキャン設計 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： スキャン設計 ,  オーバヘッド