文献

J-GLOBAL ID：201802230867536471   整理番号：18A2040862

周波数変調信号とディジタル周波数同期ループに基づくハードウェア自己組織化マップ【JST・京大機械翻訳】

Hardware Self-Organizing Map Based on Frequency-Modulated Signal and Digital Frequency-Locked Loop

著者 (3件)： Hikawa Hiroomi (Kansai University, Faculty of Engineering Science, Suita,Japan) ,  Ito Hidetaka (Kansai University, Faculty of Engineering Science, Suita,Japan) ,  Maeda Yutaka (Kansai University, Faculty of Engineering Science, Suita,Japan)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ISCAS  ページ： 1-5  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,周波数変調(FM)信号に基づく自己組織化マップ(SOM)のための非常にユニークなハードウェアアーキテクチャを提案した。提案したSOMアーキテクチャは,winner探索と近傍関数回路で埋め込まれたニューロンから成り,その全てはパルス動作を用いる。ニューロンはその計算要素としてディジタル周波数ロックループ(DFLL)を使用する。信号レベルにおける脳のモデリングに関して,ハードウェアSOMアーキテクチャにおけるこのアプローチは非常に重要である。提案したSOMをFPGA上に実装し,そのオンチップ学習性能を実験により試験した。予備実験結果は,提案したハードウェアSOMが様々な入力ベクトルにうまく訓練され,トポロジー保存性を示すことを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： ニューロン ,  信号レベル ,  *周波数変調 ,  *周波数同期 ,  ベクトル ,  計算機アーキテクチャ ,  *自己組織化特徴マップ ,  パルス ,  FPGA ,  *ハードウェア ,  モデリング ,  *ディジタル方式
準シソーラス用語： 予備実験 ,  オンチップ ,  周波数同期ループ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 周波数変調信号 ,  ディジタル ,  周波数同期ループ ,  ハードウェア ,  自己組織化マップ