文献

J-GLOBAL ID：201802230907461457   整理番号：18A0943932

LEIA 40nm CMOSにおける2.05mm2140mW格子暗号化命令加速器【JST・京大機械翻訳】

LEIA: A 2.05mm² 140mW lattice encryption instruction accelerator in 40nm CMOS

著者 (4件)： Song Shiming (Department of Electrical Engineering and Computer Science, University of Michigan, Ann Arbor, MI 48105) ,  Tang Wei (Department of Electrical Engineering and Computer Science, University of Michigan, Ann Arbor, MI 48105) ,  Chen Thomas (Department of Electrical Engineering and Computer Science, University of Michigan, Ann Arbor, MI 48105) ,  Zhang Zhengya (Department of Electrical Engineering and Computer Science, University of Michigan, Ann Arbor, MI 48105)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： CICC  ページ： 1-4  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 量子コンピューティングサービスの商業化に向けた最近の急速なステップは,大規模におけるポスト量子(PQ)セキュリティ方式の展開のために呼ばれている。本研究は,64から2048までのパラメータNと2から2~32-1までのqを持つ,誤差(リング-LWE)方式によるすべての最近の一般的リング学習をサポートする,LEIAと名付けた高性能でプログラマブルな格子暗号化命令加速器を提示した。Leiaは,2.05mm~240nm CMOSテストチップでプロトタイピングされる。それは,リングLWEによって必要とされるコア操作における著しい高速化とエネルギー効率を達成する。すなわち,1000以上の加速度と2000年以上のエネルギー効率が,最も挑戦的な公表されたパラメータ設定を用いて,最新の設計よりも高いσ,高精度離散Gauss(DG)発生において,10以上の加速度と50%以上のエネルギー効率である。第一のシリコン証明格子暗号化加速器として,LEIAは最も速く,最もエネルギー効率が高く,今日までの大部分の構成可能な解である。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： プロトタイピング ,  高速度 ,  量子計算 ,  ケイ素 ,  商業化 ,  *CMOS ,  セキュリティ ,  学習 ,  加速度 ,  *加速器 ,  エネルギー効率 ,  *暗号 ,  高速化
準シソーラス用語： テストチップ ,  *指令 , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： CMOS ,  格子 ,  暗号化 ,  命令 ,  加速器