文献

J-GLOBAL ID：201802231682639254   整理番号：18A0443082

仮想プロトタイピングを用いた高速設計と実装の意思決定を可能にする【Powered by NICT】

Enabling faster design and implementation decisions using virtual prototyping

著者 (3件)： Fujita Yoko (ZUKEN Inc., 2-25-1, Edahigashi, Tsuzuki-ku, Yokohama, Japan) ,  Koga Kazunari (ZUKEN Inc., 2-25-1, Edahigashi, Tsuzuki-ku, Yokohama, Japan) ,  Whipple Tom (ZUKEN USA Inc., 1900 McCarthy Blvd, Suite 400, Milpitas, CA, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： EPTC  ページ： 1-7  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： ウエハレベルパッケージング,埋め込みチップ実装,2.5D/3D統合はより小さいパッケージとしてかなりの話題を取り上げた。ファンアウトウエハレベルパッケージ(FO WLP)は,現在使用中の特にユビキタスパッケージである。FO WLPはコストを減少させ,I/O密度と統合を増加させ,パッケージサイズと厚さを減少させ,電気的及び熱的性能を改善した。ダイサイズに依存しない金型からボールとファンアウトの生成を可能にし,複数の型の配置を支持した。は設計柔軟性を提供する。FO WLP設計の効果的で効率的な実装は,パッケージの全ての部分間の相互接続性の注意深い計画を必要とする。チップ,パッケージとボード相互接続を最適化するために,コスト(設計・製造)を低減し,リスクを最小化するために,初期プロトタイピングが強く推奨される。本研究では,単一ツール・プラットフォームを用いた配線可能性,パッケージコスト,製造上の問題を考慮する複雑なFO WLPパッケージ・オン・パッケージ設計の高速仮想プロトタイピングを行った。チップ設計プロトタイピング特徴を用いて,迅速に最適解を見出すためにダイとパッケージの多重実現の間の反復することができた。ウエハレベルパッケージのデータは,レチクルメーカーによって輸送され,受け入れられていることを確認した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 多重化 ,  *高速度 ,  柔軟性 ,  最適化 ,  熱特性 ,  *意思決定 ,  配線 ,  三次元 ,  相互接続 ,  *プロトタイピング
準シソーラス用語： 最適解 ,  POP【パッケージ】 ,  ファンアウト ,  ウエハレベルパッケージ ,  *仮想プロトタイピング , 【Automatic Indexing@JST】

分類 (2件)： 固体デバイス製造技術一般  (NC03030V) ,  固体デバイス材料  (NC03020K)

タイトルに関連する用語 (4件)： 仮想プロトタイピング ,  設計 ,  実装 ,  意思決定