文献

J-GLOBAL ID：201802232131713624   整理番号：18A0706799

40nm CMOSにおけるFIR DACとエンコーダ埋め込みループ非ローリング量子化器を用いた連続時間MASH 1-1デルタ-シグマ変調器【JST・京大機械翻訳】

A Continuous-Time MASH 1-1-1 Delta-Sigma Modulator With FIR DAC and Encoder-Embedded Loop-Unrolling Quantizer in 40-nm CMOS

著者 (4件)： Liu Qiyuan (Texas A&M University, College Station, TX, USA) ,  Edward Alexander (Texas A&M University, College Station, TX, USA) ,  Zhou Dadian (Texas A&M University, College Station, TX, USA) ,  Silva-Martinez Jose (Texas A&M University, College Station, TX, USA)
資料名： IEEE Transactions on Very Large Scale Integration (VLSI) Systems  (IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻： 26  号： 4  ページ： 756-767  発行年： 2018年 
JST資料番号： W0516A  ISSN： 1063-8210  CODEN： ITCOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,有限インパルス応答(FIR)ディジタル-アナログ変換器(DAC)とエンコーダ埋込みループ-アンローリング(EELU)量子化器を用いた連続時間多段雑音成形(MASH)デルタ-シグマ変調器(CT-ΔΣM)を示した。提案したMASH1-1トポロジーは,3つの単一ループ一次CT-ΔΣMステージのカスケードであり,それぞれは,アクティブRC積分器,電流ステアリングDAC,およびEELU量子化器から成る。主1.5ビットDACのFIRフィルタは変調器のジッタ感度性能を改善した。変調器の雑音伝達関数に対するFIRの効果は,MASHトポロジーにより,ディジタル領域で補償される。過剰ループ遅延補償のための従来のアナログ直接フィードバック経路を採用する代わりに,多重コンパレータ出力に基づく1.5ビットEELU量子化器を提案した。このアプローチは高速運転に適している。40nmの低電力CMOS技術で製作された変調器のプロトタイプは,信号対雑音比が67.3dB,信号対雑音比が68dB,帯域幅が50.5MHz以内のダイナミックレンジが68.2dBを達成し,全電力が19mWを消費した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： SN比 ,  ダイナミックレンジ ,  *変調器 ,  *量子化器 ,  FIRフィルタ ,  帯域幅 ,  ディジタル方式 ,  ジッタ ,  アナログ系 ,  DA変換器 ,  積分器 ,  *符号器 ,  *連続時間系 ,  位相幾何学 ,  コンパレータ

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (10件)： CMOS ,  FIR ,  DAC ,  エンコーダ ,  埋め込み ,  ループ ,  ローリング ,  量子化器 ,  連続時間 ,  デルタ-シグマ変調