文献

J-GLOBAL ID：201802232628468763   整理番号：18A0588508

28nm FDSOI CMOSによる常時,低周波応用のためのTSPC分周器の最適化【Powered by NICT】

Optimizing TSPC frequency dividers for always-on low-frequency applications in 28nm FDSOI CMOS

著者 (3件)： Xu Pengcheng (ECS group, ICTEAM institute, Universite ́ catholique de Louvain, Belgium) ,  Gimeno Cecilia (ECS group, ICTEAM institute, Universite ́ catholique de Louvain, Belgium) ,  Bol David (ECS group, ICTEAM institute, Universite ́ catholique de Louvain, Belgium)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： S3S  ページ： 1-2  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 真の単相クロック(TSPC)フリップフロップ(FF)はマスターSlaver FFと比較してそれらのより高い動作速度と低電力のための高周波数分周器に広く用いられている。本論文では,超低電力(ULP)SoCにおける常時低周波クロック分割のためのTSPC分周器の最適化を研究した。TSPCベース分周器のアーキテクチャ,動作原理とデータ損失問題を解析した。選択的ゲート長upsizeに基づく最適化戦略は,スイッチングバランシングと漏れ電力消費による電力消費を最小化するために提案した。10段周波数分周器は28nm FDSOI CMOSで設計し,ULP SoC(システムオンチップ)に統合した。32MHz入力周波数を用いたレイアウト後のシミュレーションは0.8V供給電圧で28.3nWの電力消費を示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 双安定回路 ,  *CMOS ,  クロック ,  計算機アーキテクチャ ,  *最適化 ,  電力消費 ,  *LF【周波数】 ,  *分周器
準シソーラス用語： 供給電圧 ,  漏れ電力 ,  ゲート長 ,  システムオンチップ ,  低電力化 ,  動作速度 ,  *FDSOI , 【Automatic Indexing@JST】

分類 (2件)： 集積回路一般  (NC03161C) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (6件)： FDSOI ,  CMOS ,  低周波 ,  応用 ,  分周器 ,  最適化