文献

J-GLOBAL ID：201802233475593792   整理番号：18A0586518

量子ドットセルラオートマトンにおける5入力多数ゲートに基づく内容アドレス可能メモリセルの設計と評価【Powered by NICT】

Design and evaluation of a 5-input majority gate-based content-addressable memory cell in quantum-dot cellular automata

著者 (3件)： Khosroshahy Milad Bagherian (School of Computer Science, Institute for Research in Fundamental Sciences (IPM), Tehran 1953833511, Iran) ,  Moaiyeri Mohammad Hossein (Department of Electrical Engineering, Shahid Beheshti University, G.C, Tehran, Iran) ,  Navi Keivan (School of Computer Science, Institute for Research in Fundamental Sciences (IPM), Tehran 1953833511, Iran)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： CADS  ページ： 1-6  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 量子ドットセルラオートマトン(QCA)は,回路設計のための新たなナノテクノロジーとして導入されている。この技術はCMOS回路への最良の選択肢の1つである。QCA回路では,インバータと多数決回路は異なる回路の基本的ビルディングブロックである。さらに,最近の応用における低電力アーキテクチャは非常に重要になってきた。,低電力要素を設計する必要がある。コンテンツアドレス可能メモリ(CAM)は非常に高速探索応用で使用できるメモリの一種である。本論文では,単層連想メモリ(CAM)セルを提案した。提案した設計は,複雑さ,面積とエネルギー消費の観点で大幅な改善を達成した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： 連想メモリ ,  *記憶装置 ,  エネルギー消費 ,  回路設計 ,  単一層 ,  ナノテクノロジー ,  計算機アーキテクチャ ,  *記憶素子 ,  多数決論理
準シソーラス用語： 複雑性 ,  低電力化 ,  ビルディングブロック ,  CMOS集積回路 ,  *アドレス ,  *量子ドットセルラオートマトン , 【Automatic Indexing@JST】

分類 (2件)： オートマトン理論  (JB04000O) ,  論理回路  (NC05070B)

タイトルに関連する用語 (6件)： 量子ドットセルラオートマトン ,  ゲート ,  アドレス ,  メモリセル ,  設計 ,  評価