文献

J-GLOBAL ID：201802233773606703   整理番号：18A1907039

高レベル合成の間のハードウェアトロイ検出のための電力および待ち時間メトリックスの改善【JST・京大機械翻訳】

Improving Power & Latency Metrics for Hardware Trojan Detection During High Level Synthesis

著者 (2件)： Shathanaa R (Department of Computer Science and Enginnering, National Institute of Technology, Tiruchirappalli, India) ,  Ramasubramanian N (Department of Computer Science and Enginnering, National Institute of Technology, Tiruchirappalli, India)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ICCCNT  ページ： 1-7  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 半導体産業のグローバル化とアウトソーシングは,ハードウェアの信頼性に関する重大な懸念を引き起こした。統合されたチップ設計における第3の部分IPコアのインポートは,ハードウェア上の新しい形式の攻撃のためのゲートを開いた。第三次IPsに埋め込まれたハードウェアトロイは,安全なIC設計プロセスの必要性を必要とした。Hardware Trojansの検出を目的とした設計-信頼技術は,面積,待ち時間および電力消費に関してオーバーヘッドを有する。本研究では,高レベル合成の間に低コストのハードウェアソリューションを発見するための,Cucオ探索アルゴリズムに基づく設計空間拡張プロセスを提案した。調査は,単一および入れ子ループに対するデータパス資源配分に関して行った。提案したアルゴリズムを既存のハードウェアTrojan検出機構と比較し,実験結果は,提案したアルゴリズムが,既存のアルゴリズムを比較したとき,Costにおいて3x改善を達成できることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アウトソーシング ,  信頼性 ,  *ハードウェア ,  データパス ,  *電力 ,  半導体工業 ,  安全性 ,  *待ち時間 ,  アルゴリズム ,  資源割付 ,  電力消費
準シソーラス用語： 探索アルゴリズム ,  オーバヘッド ,  グローバリゼーション ,  *メトリックス , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (4件)： 高レベル ,  ハードウェア ,  待ち時間 ,  メトリックス