抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
ネットワークインタフェイスによってサポートされたスループットは,ソフトウェアにおけるパケット処理速度によってほとんど追従することができなかった。処理速度は,ネットワークスタックのアーキテクチャにより課せられたオーバーヘッドにより制限される。このため,複数の研究提案は,GPUやFPGAのような異なるタイプのハードウェア上でパケット処理をオフロードすることを試みている。本論文では,並列処理能力を有するプログラマブルハードウェア上でデータ平面パケット処理を負荷するアーキテクチャを提案した。この目的のために,パケット処理に用いることができるODP APIを提供するKalrayからのMPPA(Massive Parallel Processor Array)スマートNICを用いた。我々の目標は,完全メッシュ非ブロッキング層2ネットワークを構築することである。著者らは,MPPAプロセッサ上にトリールプロトコルを実装し,それを織物ネットワークのための基礎として用いることができた。しかし,いくつかの他のプロトコルも同様に用いることができた。著者らの性能評価により,異なるパケットサイズに対して完全二重線速度(最大40Gbps)でトリールフレームを処理できるが,待ち時間を低減できることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】