文献

J-GLOBAL ID：201802233962870579   整理番号：18A0195693

18mWの12ビット50MS/s SHA無しパイプラインA DC【Powered by NICT】

A 18 mW 12 bit 50 MS/s SHA-less pipelined ADC

著者 (4件)： Xu Weigang (ASIC & System State-Key Laboratory, School of Microelectronics, Fudan University, Shanghai 201203, China) ,  Gao Yifan (ASIC & System State-Key Laboratory, School of Microelectronics, Fudan University, Shanghai 201203, China) ,  Liu Xiaodong (ASIC & System State-Key Laboratory, School of Microelectronics, Fudan University, Shanghai 201203, China) ,  Tang Zhangwen (ASIC & System State-Key Laboratory, School of Microelectronics, Fudan University, Shanghai 201203, China)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ASICON  ページ： 776-779  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： サンプルホールド増幅器(SHA)のない12ビット50MS/sパイプラインアナログ-ディジタル変換器(ADC)を18mWの電力消費で1.2Vp-pの差動入力電圧を達成した。フロントエンド段階では,乗算型DA変換器(MDAC)とサブA DCにおけるサンプリングネットワークの構造と時定数は開口誤差を最小化するために類似設計されている。スイッチ埋め込みデュアル入力演算増幅器は演算増幅器共有MDACにおける記憶効果を避けるために使用されている。0.18μm1.8V SMC CMOSプロセスを用いて,本研究は 55°Cから125°Cまでの温度掃引として5MHz入力と50MHzサンプリング周波数で68.9dBのSNDRを達成した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】

シソーラス用語： *演算増幅器 ,  電力消費 ,  記憶効果 ,  スイッチ ,  時定数 ,  CMOS ,  増幅器 ,  開口 ,  乗算 ,  DA変換器
準シソーラス用語： SNDR ,  サンプリング周波数 ,  入力電圧 , 【Automatic Indexing@JST】

分類 (2件)： AD・DA変換回路  (NC05080M) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： ビット ,  SHA ,  パイプライン ,  DC