文献

J-GLOBAL ID：201802234105574304   整理番号：18A1180641

ストリップマイニングとループタイル化のための効率的なバイナリコンパレータ設計法

An Efficient Binary Comparator Design Method for Strip-Mining and Loop-Tiling

著者 (4件)： SHIBATA Naoaki (Nippon Inst. of Technol.) ,  KONDO Hiroto (Nippon Inst. of Technol.) ,  MIYAI Hiiro (Nippon Inst. of Technol.) ,  NAKAMURA Kazuhiro (Nippon Inst. of Technol.)
資料名： 回路とシステムワークショップ論文集(CD-ROM)
巻： 31st  ページ： ROMBUNNO.C4-1  発行年： 2018年 
JST資料番号： F2105A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： 日本 (JPN)  言語： 英語 (EN)

シソーラス用語： 高次元 ,  *コンパレータ ,  *FPGA ,  *データ処理システム ,  *高速計算 ,  積算 ,  *消費電力 ,  *遅れ ,  最適化手法 ,  データ ,  排他的OR回路 ,  ハードウェア記述言語 ,  *ループ回路 ,  面積 ,  演算子
準シソーラス用語： アクセラレータ ,  電力遅延積 ,  オペランド ,  Verilog ,  面積遅延積

分類 (2件)： 論理回路  (NC05070B) ,  専用演算制御装置  (JC04030Y)

タイトルに関連する用語 (6件)： ストリップ ,  ループ ,  タイル ,  バイナリ ,  コンパレータ ,  設計法