文献
J-GLOBAL ID:201802234136995284   整理番号:18A0589824

スマートフォンにおけるフラッシュメモリの短周期負荷過渡での20MVアンダーシュートと94%の電力再循環とゼロに近い駆動デッドゾーンN型低ドロップアウトレギュレータ【Powered by NICT】

94% power-recycle and near-zero driving-dead-zone N-type low-dropout regulator with 20mV undershoot at short-period load transient of flash memory in smart phone
著者 (5件):
資料名:
巻: 2018  号: ISSCC  ページ: 436-438  発行年: 2018年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
スマートフォンのための電力管理集積回路(PMIC)では,図で示されたように,N型パワーMOSFETを用いたカスケードバックと低ドロップアウト(LDO)調節因子は一般的に高い変換効率,電力品質と高密度集積に利用されている。27.8.1[1]。応用にPMICからプリント回路基板(PCB)上の長い経路は大きなL_PCBとR_PCBの著明な寄生効果をもたらし,応用面の近くに置かれた多層セラミックコンデンサ(MLCC)が必要である。複雑で予測できないPCBネットワークはLDOループにおける予想外の極と零点を誘導する広い帯域幅(BW)と高速過渡応答特性をもつLDO設計することは困難である。さらに,ユニバーサルフラッシュ記憶(UFS)と埋込みマルチメディアカード(eMMC)のような,フラッシュメモリは短周期重から軽へのへの重い(H L H)負荷過渡LDO設計はより困難となっている。Fig.27.8.1に示した波形では,V_OUTのオーバーシュートは,重-軽負荷過渡によって引き起こされるときパワーMOSFET(V_GATE)のゲート電圧は0Vに引かれて行く。光に重負荷過渡はV_OUTオーバシュートとモーメントt_0で起こり,N型パワーMOSFETを駆動デッドゾーンを持っているのでV_OUTは大きなアンダーシュートに苦しんでいる。駆動デッドゾーンはV_OUTレベルよりもV_GATE低いゲート電圧の領域として定義し,パワーMOSFETは,電流を提供しなかった。パワーMOSFETと補償静電容量は重容量負荷をかけることになる過渡性能が劣化した。先行技術では,増幅器(amp)とバッファ段を容易安定性補償のための大電流(I_Q)と高いスルーレート(SR)を消費する。さらに,V_OUTでダミー負荷電流(I_dummyload)またはV_GATEで複雑なクランプ機能はフラッシュメモリの短周期HLH負荷過渡に利用されている。しかし,効率と回路複雑さは,結果として屠殺した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【Powered by NICT】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (2件):
分類
JSTが定めた文献の分類名称とコードです
LCR部品  ,  プリント回路 

前のページに戻る