文献

J-GLOBAL ID：201802235161140907   整理番号：18A1513255

CPU,GPU,およびFPGA性能と電力消費の予測モデリング:調査【JST・京大機械翻訳】

Predictive Modeling for CPU, GPU, and FPGA Performance and Power Consumption: A Survey

著者 (2件)： O’Neal Kenneth ,  Brisk Philip
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ISVLSI  ページ： 763-768  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CPUと専用加速器(すなわち,GPUとFPGA)は,今日の要求性能と電力要件をサポートするためにますます大きく複雑に成長し続けている。設計者は,CPUとGPUのためのプレシリコン設計の間の同様に増加する設計空間の性能と電力を評価することにより,時間-市場と限界製造コストを削減し,高レベル合成ツールを用いてFPGAへの適用を図る。典型的には,サイクル正確なシミュレータを用いて,プレシリコンCPUとGPUに対する作業負荷を評価し,FPGAをターゲットとするときの合成と位置と経路のオーバーヘッドを避ける。しかしながら,シミュレータは,合理的な時間枠で評価できる設計点と作業負荷の数を制限する禁止的に長い実行時間を示す。本調査は,サイクル精度シミュレーションの代替案としての予測モデリングに焦点を当て,それにより作業負荷と設計点の迅速な評価を可能にした。適切に適用すると,予測モデリングは市場への時間を改善することができ,シミュレーションよりはるかに少ないオーバーヘッドでより包括的な設計空間探索を容易にすることができる。この調査は,CPU,GPU,およびFPGAに適用された予測モデルに焦点を合わせ,また,一般的アプローチが多くの他の計算プラットフォームに適用されていることを指摘した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 製造原価 ,  加速器 ,  シミュレーション ,  予測モデル ,  *予測 ,  *電力消費 ,  *FPGA ,  *モデリング ,  *電力 ,  シミュレータ
準シソーラス用語： 設計空間探索 ,  実行時間 ,  禁止 ,  オーバヘッド ,  設計空間 , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (7件)： CPU ,  GPU ,  FPGA ,  電力消費 ,  予測 ,  モデリング ,  調査