抄録/ポイント：
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
近年,多くの高性能システムにおけるFPGAの出現が目撃されている。これは,FPGAの高い再構成可能性と改良されたユーザに優しいプログラミング環境によるものである。主要なFPGAベンダによってサポートされたOpenCLは,複雑で誤りのあるHDL開発を扱うためにハードウェア開発者を自由にする高水準プログラミングプラットフォームである。OpenCLはGPU様プログラミングモデルを露出するが,FPGAを展開する多くの最先端システムにおいて,作業負荷は通信集約型であることを観測した。このミスマッチは低スループットと高いエンドツーエンド待ち時間をもたらす。本論文では,FPGA上のストリーミングアプリケーションのための新しい高レベルプログラミングプラットフォームであるST-Acelを提案した。それには以下の利点がある。(i)ST-Acelは,多重処理プログラミングモデルを採用して,ストリーミングアプリケーションの固有のパイプラインレベル並列性を獲得し,一方,エンドツーエンド待ち時間を減少させる。(ii)メッセージパッシングベースのホスト/FPGA通信モデルを共有メモリのコヒーレンス問題を避けるために使用して,このようにカーネル実行の間,ホスト/FPGA通信を可能にした。(iii)ST-Acelは,ホストCPUのオーバーヘッドを排除し,I/O待ち時間を低減する直接I/Oデバイスアクセスを支援するために,I/Oデバイスに対する高レベル抽象化を提供する。(iv)ST-Accelは,分離されたアクセス/実行アーキテクチャを可能にし,I/Oデバイスの利用を最大化する。(V)ホスト/FPGA通信インタフェイスは,待ち時間-臨界とスループット-重要シナリオの両方の要求に対して再設計される。アマゾンAWSクラウドとローカルマシンに関する実験結果は,ST-AcelがOpenCLと比較して,典型的ストリーミング作業負荷のために1.6X-166Xスループットと1/3待ち時間を達成することができることを示した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
