文献

J-GLOBAL ID：201802236030927886   整理番号：18A1511340

将来の異種3Dチップマルチプロセッサのための熱分布をバランスさせるための新しいマイグレーション技術【JST・京大機械翻訳】

A Novel Migration Technique to Balance Thermal Distribution for Future Heterogeneous 3D Chip Multiprocessors

著者 (2件)： Aljeddani Sulaiman (Ryerson University, Electrical and Computer Engineering Department, Toronto, Canada) ,  Mohammadi Farah (Ryerson University, Electrical and Computer Engineering Department, Toronto, Canada)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2018  号： ICIST  ページ： 274-279  発行年： 2018年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： チップマルチプロセッサ(CMPs)アーキテクチャの産業動向は,より高い性能,より高い信頼性,減少したキャッシュアクセス待ち時間,および増加したキャッシュ帯域幅を得る,2D CMPから3D CMPアーキテクチャへ移動することである。さらに,3D CMPアーキテクチャは,最近,単一コアプロセッサにおける電力消費の増加に取り組むために大きな注目を集めている。しかしながら,3D CMPの設計における一つの重要な課題は,スループットを最大化する結果としての熱的問題である。熱ホットスポットは,3D CMPにおける性能劣化と信頼性低下を引き起こす。本論文では,実行時間タスク移動アプローチを提案し,温度をバランスさせ,性能劣化なしに3D CMPにおけるホットスポットの数を低減した。提案したアプローチは,ピーク温度制約を満たしながら,3D CMP上のスループットを最大化することを目的とする2つのアルゴリズムに分割される。PARSECベンチマークに関する実験結果は,提案したアーキテクチャが全チップエネルギーにおいて最大60%の削減をもたらし,使用した全ての作業負荷に対して平均で17%の性能劣化をもたらすことを示した。最良の省エネルギーは72%で,性能低下は無視できた。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *三次元 ,  *演算プロセッサ ,  アルゴリズム ,  帯域幅 ,  ベンチマーク ,  キャッシュメモリ ,  待ち時間 ,  計算機アーキテクチャ ,  信頼性 ,  ホットスポット ,  電力消費 ,  スループット ,  省エネルギー
準シソーラス用語： 実行時間 ,  *チップマルチプロセッサ , 【Automatic Indexing@JST】

分類 (1件)： 図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (5件)： 3D ,  チップマルチプロセッサ ,  熱分布 ,  バランス ,  マイグレーション