文献
J-GLOBAL ID:201802236235587268   整理番号:18A1900257

半導体デバイスのための静電気放電損傷と欠陥損傷故障解析技術に関する研究【JST・京大機械翻訳】

Study on Electrostatic Discharge Damage and Defect Damage Failure Analysis Technology for Semiconductor Devices
著者 (5件):
資料名:
巻: 2018  号: ICEPT  ページ: 1246-1249  発行年: 2018年 
JST資料番号: W2441A  資料種別: 会議録 (C)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
半導体デバイスにおける集積とプロセスの複雑さの増加により,静電放電損傷と欠陥損傷が半導体デバイス故障の重要な原因となっている。しかし,静電放電損傷と欠陥損傷は,半導体デバイスの故障解析においていくつかの困難がある。半導体デバイスの典型的な欠陥を導入することにより,半導体デバイスの静電放電損傷と欠陥損傷の特徴と故障解析技術を比較することにより,半導体デバイスの特性と故障解析技術を比較した。最後に,半導体デバイスの応用プロセスにおける特定の故障解析事例を通して,半導体デバイスの静電放電損傷と欠陥損傷を解析する方法を得て,技術方法は電子製品の信頼性の改良と制御のための指針を提供した。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
図形・画像処理一般 

前のページに戻る