文献

J-GLOBAL ID：201802236695258557   整理番号：18A0910930

レシオレス・スタティックランダムアクセスメモリセルと階層的AND整合コンパレータを用いた完全ディジタル三値連想メモリの設計と測定

Design and measurement of fully digital ternary content addressable memory using ratioless static random access memory cells and hierarchical-AND matching comparator

著者 (5件)： NISHIKATA Daisuke (Kyushu Inst. of Technol., Fukuoka, JPN) ,  ALI Mohammad Alimudin Bin Mohd (Kyushu Inst. of Technol., Fukuoka, JPN) ,  HOSODA Kento (Kyushu Inst. of Technol., Fukuoka, JPN) ,  MATSUMOTO Hiroshi (Kyushu Inst. of Technol., Fukuoka, JPN) ,  NAKAMURA Kazuyuki (Kyushu Inst. of Technol., Fukuoka, JPN)
資料名： Japanese Journal of Applied Physics  (Japanese Journal of Applied Physics)
巻： 57  号： 4S  ページ： 04FF11.1-04FF11.5  発行年： 2018年04月 
JST資料番号： G0520B  ISSN： 0021-4922  CODEN： JJAPB6  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

シソーラス用語： ネットワーク ,  電気回路 ,  コンパレータ ,  *連想メモリ ,  *SRAM ,  記憶素子 ,  階層構造 ,  *AND回路 ,  *三値連想メモリ
準シソーラス用語： スタティックランダムアクセスメモリ ,  マッチング回路 ,  メモリセル

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (5件)： 整合 ,  コンパレータ ,  ディジタル ,  三値連想メモリ ,  設計