文献

J-GLOBAL ID：201802236835422175   整理番号：18A0822928

連続時間デルタシグマ変調器のための効率的な第一段デシメーションフィルタの比較【JST・京大機械翻訳】

A comparison of efficient first stage decimation filters for continuous time delta sigma modulators

著者 (3件)： Felton Christopher L. (Mayo Clinic, Rochester, MN, USA) ,  Gilbert Barry K. (Mayo Clinic, Rochester, MN, USA) ,  Haider Clifton R. (Mayo Clinic, Rochester, MN, USA)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2017  号： ACSSC  ページ： 473-477  発行年： 2017年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 低電力,高信号対雑音比,アナログ-ディジタル変換器は生物医学応用にしばしば必要である。さらに,多くのそのような生物医学的応用には,高いデシメーション率ディジタルフィルタが必要である。しかし,これらのディジタルフィルタは重要な電力と回路資源を必要とする。従来の乗算器のないカスケード集積くし型(CIC)フィルタ構造は,使用されるかもしれないが,高いデシメーション率のために大きな単語長を必要とする。代わりに,カスケード最小多相(CMP)構造は,減少した単語長さで非再帰乗算器のないデシメーションフィルタを提供するが,追加のフィルタセクションを提供する。本研究では,再帰および非再帰構造の回路資源利用と電力消費を比較した。小さな入力単語幅,単一同期クロック設計,およびハードウェア記述合成を考慮すると,CIC構造は試験した構成においてCMPよりも効率的である。Copyright 2018 The Institute of Electrical and Electronics Engineers, Inc. All Rights reserved. Translated from English into Japanese by JST【JST・京大機械翻訳】

シソーラス用語： ハードウェア ,  AD変換器 ,  *フィルタ ,  単語 ,  多相 ,  電力消費 ,  *デシメーション ,  乗算器 ,  クロック ,  *連続時間系 ,  ディジタルフィルタ ,  電力 ,  SN比
準シソーラス用語： *デシメーションフィルタ ,  *ΔΣ変調器 , 【Automatic Indexing@JST】

分類 (2件)： 変復調回路  (NC05050F) ,  AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (3件)： 連続時間 ,  デルタシグマ変調器 ,  デシメーションフィルタ