文献

J-GLOBAL ID：201802237261548009   整理番号：18A1486135

LUTベースFPGAのための記号関数分解を用いた二値関数のBMB合成【JST・京大機械翻訳】

BMB synthesis of binary functions using symbolic functional decomposition for LUT-based FPGAs

著者 (2件)： Wisniewski Mariusz (Kielce University of Technology, al. 1000-lecia Panstwa Polskiego 7, 25-314 Kielce, Poland) ,  Deniziak Stanislaw (Kielce University of Technology, al. 1000-lecia Panstwa Polskiego 7, 25-314 Kielce, Poland)
資料名： Journal of Parallel and Distributed Computing  (Journal of Parallel and Distributed Computing)
巻： 120  ページ： 16-22  発行年： 2018年 
JST資料番号： D0613B  ISSN： 0743-7315  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： 本論文は,二値関数の合成のためのBMB方法論を提示して,それはLUTベースのFPGAにおいて実行された機能の合成に適用することができた。BMB合成は記号分解と記号符号化に基づく機能分解を用いる。この方法は二つの最適化法を用いる。最初に,記号分解を用いて,関数の多値ネットワークを構築した。第二に,記号符号化を用いて,分解を単純化する符号化を見出した。記号最適化は既存の分解法の限界を超えており,LUTに基づく実装のための最適符号化は可能ではない。同時に,この方法は,記号値を用いて依存性を記述できる高レベルアーキテクチャの合成に使用できる。実験結果は,提示した方法がFPGA実装のコストの大幅な削減を可能にすることを示した。Copyright 2018 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 計算機アーキテクチャ ,  ネットワーク ,  最適化 ,  *FPGA ,  簡素化 ,  分割法
準シソーラス用語： FPGA実装 , 【Automatic Indexing@JST】

著者キーワード (7件)： 多値変数 ,  多値ネットワーク ,  記号分解 ,  論理合成 ,  CAD ,  LUT ,  FPGA

分類 (2件)： 半導体集積回路  (NC03162T) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (6件)： LUT ,  FPGA ,  記号 ,  関数 ,  分解 ,  二値